19春福师《EDA技术》在线作业一（随机）

作业辅导

福师《EDA技术》在线作业一
1.[多选题]按照处理的HDL语言类型，仿真器可以分为（）。
奥鹏19春答案
奥鹏福建师范大学在线作业是随机作业，代做请联系QQ 515224986

    A.Verilog HDL仿真器
    B.VHDL HDL仿真器
    C.混合仿真器
    正确答案:——ABC——
2.[多选题]目前常用的硬件描述语言为：（）。
    A.Verilog
    B.VHDL
    C.和 VC
    D.VB
    正确答案:——AB——
3.[多选题]常用的集成FPGA/CPLD开发工具有哪些（）。
    A.MAX+plus II
    B.Quartus II
    C.ISE
    D.ispLEVER
    正确答案:——ABCD——
4.[多选题]TOP-down设计一般分为哪几个层次（）。
    A.系统级    奥鹏作业答案
奥鹏福建师范大学在线作业是随机作业，代做请联系QQ 515224986

    B.功能级
    C.门级
    D.开关级
    正确答案:————
5.[多选题]基于EDA技术的设计中，通常有两种设计思路（）。
    A.自顶向下
    B.自底向上
    C.自前向后
    D.自后向前
    正确答案:————
6.[多选题]衡量仿真器性能的重要指标有哪些（）。
    A.仿真速度
    B.仿真的准确性
    C.仿真的易用性
    正确答案:————
7.[多选题]基于FPGA/CPLD器件的数字系统设计流程包括哪些阶段（）。
    A.设计输入
    B.综合
    C.布局布线
    D.仿真和编程
    正确答案:————
8.[多选题]SPLD器件分为几类（）。
    A.PROM
    B.PLA
    C.PAL
    D.GAL
    正确答案:————
9.[多选题]ASIC电路特点描述正确的是（）。
    A.周期长
    B.投入高
    C.功耗低
    D.省面积
    正确答案:————
10.[多选题]常用的综合工具有哪些（）。
    A.FPGA Express
    B.FPGA compiler
    C.Synplify Pro
    正确答案:————
11.[判断题]Verilog语言即适合可综合的电路设计，也可胜任电路与系统的仿真。
    A.错误
    B.正确
    正确答案:————
12.[判断题]JTAG是Joint Test Action Group, 联合测试行动组的缩写。
    A.错误
    B.正确
    正确答案:————
13.[判断题]CAD是Computer Aided Design,计算机辅助设计的缩写。
    A.错误
    B.正确
    正确答案:————
14.[判断题]Verilog HDL中的常量主要有：整数，实数和字符串
    A.错误
    B.正确
    正确答案:————
15.[判断题]PLD器件的设计往往采用层次化的设计方法，分模块，分层次地进行设计描述。
    A.错误
    B.正确
    正确答案:————
16.[判断题]CPLD是Complex Programmable Logic Device,复杂可编程逻辑器件的缩写。
    A.错误
    B.正确
    正确答案:————
17.[判断题]硬件综合器和软件程序编译器没有本质区别。
    A.错误
    B.正确
    正确答案:————
18.[判断题]采用原理图方式的数字设计的可重用性、可移植要差一些。
    A.错误
    B.正确
    正确答案:————
19.[判断题]有限状态机的复位分为两种：同步复位和异步复位。
    A.错误
    B.正确
    正确答案:————
20.[判断题]Verilog HDL和 VHDL目前还都不是IEEE标准。
    A.错误
    B.正确
    正确答案:————
21.[判断题]布局布线为将综合生成的电路逻辑网表映射到具体的目标器件中实现，并产生最终的可下载文件的过程。
    A.错误
    B.正确
    正确答案:————
22.[判断题]Verilog HDL中的变量一般分为两种数据类型：net型和variable型。
    A.错误
    B.正确
    正确答案:————
23.[判断题]Quartus II是Xilinx的FPGA/CPLD的集成开发工具。
    A.错误
    B.正确
    正确答案:————
24.[判断题]目前常用的硬件描述语言为：Verilog HDL和 VHDL。
    A.错误
    B.正确
    正确答案:————
25.[判断题]Verilog HDL支持赋值语句。
    A.错误
    B.正确
    正确答案:————
26.[判断题]浮栅编程元件一般用在民用、消费类产品中。
    A.错误
    B.正确
    正确答案:————
27.[判断题]Verilog HDL中assign为持续赋值语句。
    A.错误
    B.正确
    正确答案:————
28.[判断题]数字设计流程中采用原理图方式适合描述电路的连接关系核接口关系。
    A.错误
    B.正确
    正确答案:————
29.[判断题]Verilog HDL不支持条件语句。
    A.错误
    B.正确
    正确答案:————
30.[判断题]Verilog HDL中整数型常量是不可以综合的。
    A.错误
    B.正确
    正确答案:————
31.[判断题]PLD是Programmable Logic Device,可编程逻辑器件的缩写。
    A.错误
    B.正确
    正确答案:————
32.[判断题]SOC是指把一个完整的系统集成在一个芯片上。
    A.错误
    B.正确
    正确答案:————
33.[判断题]CAE是Computer Aided Engineering,计算机辅助工程的缩写。
    A.错误
    B.正确
    正确答案:————
34.[判断题]ASIC是专用集成电路的缩写。
    A.错误
    B.正确
    正确答案:————
35.[判断题]状态机设计主要包含三个对象：当前状态，次状态和输出逻辑。
    A.错误
    B.正确
    正确答案:————
36.[判断题]SRAM是指静态存储器。
    A.错误
    B.正确
    正确答案:————
37.[判断题]数字设计流程中的设计输入的表达方式一般有原理图方式和HDL文本方式两种。
    A.错误
    B.正确
    正确答案:————
38.[判断题]PLA是Programmable Logic Array,可编程逻辑阵列的缩写。
    A.错误
    B.正确
    正确答案:————
39.[判断题]IP是Intellectual Property的缩写。
    A.错误
    B.正确
    正确答案:————
40.[判断题]Verilog HDL支持循环语句。
    A.错误
    B.正确
    正确答案:————
41.[判断题]Verilog程序的基本设计单元是“模块”（ module）。
    A.错误
    B.正确
    正确答案:————
42.[判断题]Verilog HDL支持条件运算符。
    A.错误
    B.正确
    正确答案:————
43.[判断题]PLD器件内部主要由各种逻辑功能部件和可编程开关构成。
    A.错误
    B.正确
    正确答案:————
44.[判断题]Verilog语言的行为描述语句，如条件语句、赋值语句和循环语句类似于软件高级语言，便于学习和使用。
    A.错误
    B.正确
    正确答案:————
45.[判断题]PROM(Programmable Read－Only Memory），可编程只读存储器的缩写。
    A.错误
    B.正确
    正确答案:————
46.[判断题]绝大多数的FPGA器件都基于SRAM查找表结构实现。
    A.错误
    B.正确
    正确答案:————
47.[判断题]仿真是EDA的精髓所在。
    A.错误
    B.正确
    正确答案:————
48.[判断题]状态机可以分为：米里型和摩尔型两类。
    A.错误
    B.正确
    正确答案:————
49.[判断题]SOC是System On Chip,芯片系统的缩写。
    A.错误
    B.正确
    正确答案:————
50.[判断题]PLD是一种全定制器件。
    A.错误
    B.正确
    正确答案:————
奥鹏在线作业答案
奥鹏福建师范大学在线作业是随机作业，代做请联系QQ 515224986