电子科大19春《可编程ASIC技术》在线作业3（含答案）题目

19春《可编程ASIC技术》在线作业3
1.[单选题]（）的抽象是结构设计的基础。
奥鹏19春作业答案
奥鹏电子科技大学
    A.逻辑结构
    B.布尔代数
    C.寄存器转移
    D.行为综合
    正确答案:——C——
2.[单选题]VHDL中的数据类型包括（）。
    A.整数类型、实数类型、布尔类型、复合类型、枚举类型、记录类型、时间类型、位类型
    B.文件类型、复合类型、数组类型、纯量类型、枚举类型、存取类型
    C.整数类型、实数类型、布尔类型、数组类型、枚举类型、记录类型、复合类型
    D.纯量类型、复合类型、存取类型和文件类型
    正确答案:——D——
3.[单选题]SpartanII系列结构与Virtex系列（）。
    A.有差异    奥鹏在线作业答案
奥鹏电子科技大学
    B.相同
    C.配置不同
    D.速度不同
    正确答案:——B——
4.[单选题]FPGA是由掩模可编程（）和可编程逻辑器件二者演变而来的。
    A.编程接口
    B.SRAM
    C.门阵列
    D.查找表
    正确答案:————
5.[单选题]基于硬件描述语言的数字系统设计流程是（）。
    A.系统描述(Specification or Requirements), 功能设计(Function design), RTL设计(Register transfer level design), 逻辑设计(logic design), 电路设计(circuit design), 物理设计(physical design), Description for Manufacture or Layout
    B.系统描述、功能设计、逻辑设计、电路设计、物理设计、设计验证(design verification)、芯
    正确答案:————
6.[单选题]Mentor 公司拥有业界领先的（）设计和验证技术。
    A.SOC
    B.ASIC
    C.IC
    D.SOC/ASIC/IC
    正确答案:————
7.[单选题]系统级综合最后产生送到逻辑综合和寄存器转移级综合的设计，最后的设计常用（）来产生。
    A.行为级或数据模型
    B.寄存器转移级（RTL）语言
    C.结构化的描述
    D.仿真
    正确答案:————
8.[单选题]在集成电路设计中，IP特指可以通过知识产权贸易在各设计公司间流通的完成特定功能的（）。
    A.电路模块
    B.布局
    C.布线
    D.布图规划
    正确答案:————
9.[单选题]在边界扫描电路中，边界扫描逻辑是通过（     ）存取的。
    A.测试存取口TAP
    B.测试描述选择
    C.测试时钟
    D.测试数据输入TDI
    正确答案:————
10.[单选题]信号代入语句分3种类型，它们是（）。
    A.并发信号代入语句、条件信号代入语句与串行信号代入语句
    B.并发信号代入语句、条件信号代入语句与选择信号代入语句
    C.一般信号代入语句、内部信号代入语句与外部信号代入语句
    D.敏感信号代入语句、同步信号代入语句与异步信号代入语句
    正确答案:————
11.[单选题]硬件控制器是直接作为（）来规定的。
    A.状态转移图
    B.微码控制器
    C.状态函数
    D.输出响应
    正确答案:————
12.[单选题]VHDL网表文件实际上也是（）。
    A.VHDL程序
    B.网络
    C.电路
    D.IP
    正确答案:————
13.[单选题]在VHDL语句中有两类延时用于行为描述，（    ）是最常用的。
    A.传输延时
    B.门延时
    C.固有延时
    D.网线延时
    正确答案:————
14.[单选题]下面的语言不属于硬件描述语言的是（）。
    A.VHDL与Verilog HDL
    B.C#与JAVA
    C.Superlog与C Level
    D.ABEL HDL与System C
    正确答案:————
15.[单选题]仿真的关键是（）。
    A.仿真器
    B.电路结构
    C.模型
    D.延迟
    正确答案:————
16.[单选题]VHDL与具体工艺和设计方法（）。
    A.无关
    B.有关
    C.联系
    D.相关
    正确答案:————
17.[单选题]寄存器RTL描述的限制，包括（）。
    A.在一个进程中存在两个时钟信号
    B.使用IF语句中的ELSE项
    C.关联性强的信号应放在一个进程中
    D.禁止在多个过程中存在多个时钟信号
    正确答案:————
18.[单选题]VHDL的基础建立在三个相互独立的模型上，分别是（）。
    A.行为模型
    B.时间模型
    C.结构模型
    D.以上都是
    正确答案:————
19.[单选题]关于ASIC设计，下面选项不属于其三要素的是（）。
    A.设计者必须掌握一种硬件描述语言，来表达设计目的和设计要求
    B.设计者必须掌握一种高级程序设计语言，来加深对软硬件设计的理解
    C.ASIC设计实现在实验室中进行时，设计者必须掌握FPGA器件结构；ASIC设计在集成电路制造工厂中实现时，设计者必须掌握代工厂的制造工艺，遵循其设计规则
    D.设计者必须掌握集成电路逻辑设计综合工具、波形仿真工具和集成电路版图设计工具
    正确答案:————
20.[单选题]可把综合过程分为两个阶段，分别是（）。
    A.工艺无关的综合阶段和工艺映射阶段
    B.优化阶段与影射阶段
    C.抽象与映射阶段
    D.逻辑优化
    正确答案:————
奥鹏作业答案
奥鹏电子科技大学