奥鹏福师17春《EDA技术》在线作业二一答案 100分

作业辅导

福师《EDA技术》在线作业二
1 多选题
作业答案请联系QQ515224986

1. SPLD器件分为几类（）。
A. PROM
B. PLA
C. PAL
D. GAL
标准结果 总分：2
2. 基于EDA技术的设计中，通常有两种设计思路（）。
A. 自顶向下
B. 自底向上
C. 自前向后
D. 自后向前
标准结果 总分：2
3. IP核一般分为哪几种（）。
A. 硬核
B. 固核
C. 软核
D. 以上全不对
标准结果 总分：2
4. TOPdown设计一般分为哪几个层次（）。
A. 系统级
B. 功能级
C. 门级
D. 开关级
标准结果 总分：2
5. 常用的综合工具有哪些（）。
A. FPGA Express
B. FPGA compiler
C. Synplify Pro
标准结果 总分：2
6. 衡量仿真器性能的重要指标有哪些（）。
A. 仿真速度
B. 仿真的准确性
C. 仿真的易用性
标准结果 总分：2
7. 状态机常用的编码方式有（）。
A. 顺序编码
B. 格雷编码
C. 约翰逊编码
D. 一位热码
标准结果 总分：2
8. 基于FPGA/CPLD器件的数字系统设计流程包括哪些阶段（）。
A. 设计输入
B. 综合
C. 布局布线
D. 仿真和编程
标准结果 总分：2
9. ASIC电路特点描述正确的是（）。
A. 周期长
B. 投入高
C. 功耗低
D. 省面积
标准结果 总分：2
10. 常用的集成FPGA/CPLD开发工具有哪些（）。
A. MAX+plus II
B. Quartus II
C. ISE
D. ispLEVER
标准结果 总分：2


2 判断题
1. 硬件综合器和软件程序编译器没有本质区别。
A. 错误
B. 正确
标准结果 总分：2
2. Verilog语言即适合可综合的电路设计，也可胜任电路与系统的仿真。
A. 错误
B. 正确
标准结果 总分：2
3. Verilog HDL支持循环语句。
A. 错误
B. 正确
标准结果 总分：2
4. Verilog HDL和 VHDL目前还都不是IEEE标准。
A. 错误
B. 正确
标准结果 总分：2
5. PLD器件的设计往往采用层次化的设计方法，分模块，分层次地进行设计描述。
A. 错误
B. 正确
标准结果 总分：2
6. PLD是Programmable Logic Device可编程逻辑器件的缩写。
A. 错误
B. 正确
标准结果 总分：2
7. Alter的FPGA器件主要由两类配置方式：主动配置方式和被动配置方式。
A. 错误
B. 正确
标准结果 总分：2
8. PLD是一种全定制器件。
A. 错误
B. 正确
标准结果 总分：2
9. PLD按照可编程的次数分为两类：一次性编程器件和可多次编程器件。
A. 错误
B. 正确
标准结果 总分：2
10. Verilog HDL中的变量一般分为两种数据类型：net型和variable型。
A. 错误
B. 正确
标准结果 总分：2
11. 编译型仿真器的仿真速度快，但需要预处理，不能即时修改。
A. 错误
B. 正确
标准结果 总分：2
12. Verilog语言的行为描述语句，如条件语句、赋值语句和循环语句类似于软件高级语言，便于学习和使用。
A. 错误
B. 正确
标准结果 总分：2
13. CAD是Computer Aided Design计算机辅助设计的缩写。
A. 错误
B. 正确
标准结果 总分：2
14. CAE是Computer Aided Engineering计算机辅助工程的缩写。
A. 错误
B. 正确
标准结果 总分：2
15. 数字设计流程中的设计输入的表达方式一般有原理图方式和HDL文本方式两种。
A. 错误
B. 正确
标准结果 总分：2
16. IP是Intellectual Property的缩写。
A. 错误
B. 正确
标准结果 总分：2
17. IP核中的硬核可靠性高，能确保性能，能够很快投入使用。
A. 错误
B. 正确
标准结果 总分：2
18. 数据流描述方式多用于组合逻辑电路。
A. 错误
B. 正确
标准结果 总分：2
19. HDL是Hardware Description Language硬件描述语言的缩写。
A. 错误
B. 正确
标准结果 总分：2
20. 有限状态机可以认为是组合逻辑和寄存器逻辑的特殊组合。
A. 错误
B. 正确
标准结果 总分：2
21. 有限状态机非常适合于数字系统的控制模块。
A. 错误
B. 正确
标准结果 总分：2
22. 数字设计流程中采用原理图方式适合描述电路的连接关系核接口关系。
A. 错误
B. 正确
标准结果 总分：2
23. 在IC设计领域中，IP核一般完成某种功能的设计模块。
A. 错误
B. 正确
标准结果 总分：2
24. FPGA是Field Programmable Gate Array现场可编程门阵列的缩写。
A. 错误
B. 正确
标准结果 总分：2
25. Verilog HDL中assign为持续赋值语句。
A. 错误
B. 正确
标准结果 总分：2
26. 仿真器按对设计语言的不同处理方式分为两类：编译型仿真器和解释型仿真器。
A. 错误
B. 正确
标准结果 总分：2
27. PROM(Programmable Read－Only Memory），可编程只读存储器的缩写。
A. 错误
B. 正确
标准结果 总分：2
28. 对设计而言，采用的描述级别越高，设计越容易。
A. 错误
B. 正确
标准结果 总分：2
29. 反熔丝型开关元件一般用在对可靠性要求较高的军事和航天产品器件上。
A. 错误
B. 正确
标准结果 总分：2
30. EDA是Electronic Design Automation电子设计自动化的缩写。
A. 错误
B. 正确
标准结果 总分：2
31. SRAM是指静态存储器。
A. 错误
B. 正确
标准结果 总分：2
32. Verilog HDL不支持条件语句。
A. 错误
B. 正确
标准结果 总分：2
33. Quartus II是Xilinx的FPGA/CPLD的集成开发工具。
A. 错误
B. 正确
标准结果 总分：2
34. ASIC是专用集成电路的缩写。
A. 错误
B. 正确
标准结果 总分：2
35. 行为描述就是对设计实体的数学模型的描述，其抽象程度远高于结构描述。
A. 错误
B. 正确
标准结果 总分：2
36. CPLD和FPGA都属于高密度可编程逻辑器件。
A. 错误
B. 正确
标准结果 总分：2
37. 在EDA设计中一般采用硬件描述语言(HDL)进行电路与系统的描述。
A. 错误
B. 正确
标准结果 总分：2
38. 状态机设计主要包含三个对象：当前状态，次状态和输出逻辑。
A. 错误
B. 正确
标准结果 总分：2
39. GAL是Generic Array Logic通用阵列逻辑的缩写。
A. 错误
B. 正确
标准结果 总分：2
40. ISP和专用的编程器是FPGA常用的两种编程方式。
A. 错误
B. 正确
标准结果 总分：2

福师《EDA技术》在线作业一
1 多选题
1. 常用的综合工具有哪些（）。
A. FPGA Express
B. FPGA compiler
C. Synplify Pro
标准结果 总分：2
2. 目前常用的硬件描述语言为：（）。
A. Verilog
B. VHDL
C. 和 VC
D. VB
标准结果 总分：2
3. 下面哪些是专业提供PLD器件厂商（）。
A. Xilinx
B. Altera
C. Lattice
D. Micsoftware
标准结果 总分：2
4. 用PLD器件实现设计的优势有哪些（）？
A. 周期短
B. 投入少
C. 风险小
D. 对于成熟的设计往往采用PLD
标准结果 总分：2
5. 综合有哪几种形式()。
A. RTL
B. 逻辑综合
C. 将逻辑门表示转换到版图表示
标准结果 总分：2
6. ASIC电路特点描述正确的是（）。
A. 周期长
B. 投入高
C. 功耗低
D. 省面积
标准结果 总分：2
7. 状态机常用的编码方式有（）。
A. 顺序编码
B. 格雷编码
C. 约翰逊编码
D. 一位热码
标准结果 总分：2
8. EDA技术发展阶段描述正确的是（）。
A. CAD阶段
B. CAE阶段
C. EDA阶段
D. 以上都不对
标准结果 总分：2
9. 布局布线完成后会产生哪些文件（）。
A. 芯片资源耗用的报告
B. EDIF
C. 延时网表
D. 器件编程文件
标准结果 总分：2
10. 下面哪些是专业提供第三方EDA软件工具的公司（）。
A. Cadence
B. Mentor
C. Synopsys
D. Synplicity
标准结果 总分：2


2 判断题
1. CAE是Computer Aided Engineering计算机辅助工程的缩写。
A. 错误
B. 正确
标准结果 总分：2
2. Verilog HDL不支持条件语句。
A. 错误
B. 正确
标准结果 总分：2
3. 有限状态机非常适合于数字系统的控制模块。
A. 错误
B. 正确
标准结果 总分：2
4. 仿真是EDA的精髓所在。
A. 错误
B. 正确
标准结果 总分：2
5. 采用原理图方式的数字设计的可重用性、可移植要差一些。
A. 错误
B. 正确
标准结果 总分：2
6. Verilog程序的基本设计单元是“模块”（ module）。
A. 错误
B. 正确
标准结果 总分：2
7. 解释型仿真器速度慢一些，但可以随时修改仿真环境和仿真条件。
A. 错误
B. 正确
标准结果 总分：2
8. FPGA是Field Programmable Gate Array现场可编程门阵列的缩写。
A. 错误
B. 正确
标准结果 总分：2
9. 数据流描述方式多用于组合逻辑电路。
A. 错误
B. 正确
标准结果 总分：2
10. 在EDA设计中一般采用硬件描述语言(HDL)进行电路与系统的描述。
A. 错误
B. 正确
标准结果 总分：2
11. 数字设计流程中采用原理图方式适合描述电路的连接关系核接口关系。
A. 错误
B. 正确
标准结果 总分：2
12. Verilog HDL中assign为持续赋值语句。
A. 错误
B. 正确
标准结果 总分：2
13. 目前在数字系统的设计中，主要采用BottomUP设计为主。
A. 错误
B. 正确
标准结果 总分：2
14. EDA是Electronic Design Automation电子设计自动化的缩写。
A. 错误
B. 正确
标准结果 总分：2
15. 有限状态机可以认为是组合逻辑和寄存器逻辑的特殊组合。
A. 错误
B. 正确
标准结果 总分：2
16. PLD器件内部主要由各种逻辑功能部件和可编程开关构成。
A. 错误
B. 正确
标准结果 总分：2
17. SOC是System On Chip芯片系统的缩写。
A. 错误
B. 正确
标准结果 总分：2
18. 仿真分为功能仿真和时序仿真。
A. 错误
B. 正确
标准结果 总分：2
19. ISP和专用的编程器是FPGA常用的两种编程方式。
A. 错误
B. 正确
标准结果 总分：2
20. IP核中的硬核可靠性高，能确保性能，能够很快投入使用。
A. 错误
B. 正确
标准结果 总分：2
21. 综合指的是将较高级抽象层次的设计描述自动转化为较低层次描述的过程。
A. 错误
B. 正确
标准结果 总分：2
22. 状态机可以分为：米里型和摩尔型两类。
A. 错误
B. 正确
标准结果 总分：2
23. JTAG边界扫描测试技术提供了一种合理而有效的方法，用以对高密度、引脚密集的器件和系统进行测试。
A. 错误
B. 正确
标准结果 总分：2
24. Verilog HDL支持赋值语句。
A. 错误
B. 正确
标准结果 总分：2
25. 硬件综合器和软件程序编译器没有本质区别。
A. 错误
B. 正确
标准结果 总分：2
26. ASIC是专用集成电路的缩写。
A. 错误
B. 正确
标准结果 总分：2
27. 目前常用的硬件描述语言为：Verilog HDL和 VHDL。
A. 错误
B. 正确
标准结果 总分：2
28. Verilog HDL中的常量主要有：整数，实数和字符串
A. 错误
B. 正确
标准结果 总分：2
29. Quartus II是Xilinx的FPGA/CPLD的集成开发工具。
A. 错误
B. 正确
标准结果 总分：2
30. 有限状态机的复位分为两种：同步复位和异步复位。
A. 错误
B. 正确
标准结果 总分：2
31. Synplify是一种FPGA/CPLD的逻辑综合工具。
A. 错误
B. 正确
标准结果 总分：2
32. 不考虑信号时延等因素的仿真称为功能仿真。
A. 错误
B. 正确
标准结果 总分：2
33. 反熔丝型开关元件一般用在对可靠性要求较高的军事和航天产品器件上。
A. 错误
B. 正确
标准结果 总分：2
34. 集成度是PLD器件的一项重要指标。
A. 错误
转载请注明易百网www.openhelp100.com
B. 正确
标准结果 总分：2
35. Verilog HDL数据类型是用来表示数字电路中的物理连线、数据存储和传输单元等物理量的。
A. 错误
B. 正确
标准结果 总分：2
36. GAL是Generic Array Logic通用阵列逻辑的缩写。
A. 错误
B. 正确
标准结果 总分：2
37. PROM(Programmable Read－Only Memory），可编程只读存储器的缩写。
A. 错误
B. 正确
标准结果 总分：2
38. Verilog HDL中的变量一般分为两种数据类型：net型和variable型。
A. 错误
B. 正确
标准结果 总分：2
39. CPLD和FPGA都属于高密度可编程逻辑器件。
A. 错误
B. 正确
标准结果 总分：2
40. 仿真也称模拟，是对所设计电路的功能的验证。
A. 错误
B. 正确
标准结果 总分：2





程序设计 在线作业 技术








更多免费学习资料请进www.openhelp100.com下载