西交《数字逻辑电路》faq（三）

作业辅导

西交《数字逻辑电路》 拓展资源（三）
第三章 组合逻辑电路的分析与设计
数字逻辑电路的相关知识1、竞争
同一信号或同时变化的某些信号，经过不同路径到选某一点时有时差，这种现象称为竞争。
险象一定是竞争的结果。对于有错误输出的竞争称之为临界竞争，对于未产生错误输出的竞争称之为非临界竞争。
2、险象
由于临界竞争的存在，在输出端得到稳定输出之前，输出中有一短暂的错误输出(干扰)，这种现象称之为险象。通常将险象分为静态险象和动态险象两种类型。
3、静态险象(Static Hazards)
在输入信号变化时，按逻辑表达式的输出不应有变化的情况下，实际上会在输出端产生一个“1”或“0”的窄脉冲的情况，则称之为静态险象。
4、动态险象(Ddynamic Hazards)
在多级组合逻辑电路中，若输入的变化通过多条路径向输出端会合时，使在输出稳定之前输出变化三次，  其间经过暂时状态01或者10，这种险象称之为动态险象。
5、编码器
当译码器的输出编码位数少于输入编码位数时，这种器件称为编码器。
6、优先权编码器
对输入端进行优先权分配，使碥码器仅响应请求中优先权最高的有效输入端，并产生相应的输出编码。这种具有指定输入端优先权顺序的编码器。称为优先权编码器。
7、多路选择器
又称数据选择器，是个数字开关，可以从n路源数据中选择一路送至输出端。
8、比较器
是对两个位数相同的二进制整数进行数值比较，并判断其大小关系的逻辑器件。
9、串行重复电路
是一种组合逻辑电路，它包含几个同样的模块，每个模块有四种类型的输入和输出：基本输入、基本输出、级联输入、级联输出其中；最左边的级联输入称为边界输入，最右边的级联输出称为边界输出。
10、行波加法器
n个全加器级联，每个全加器处理两个一位二进制数，则可以构成两个n位二进制数相加的加法器。由于进位信号是一级一级地由低位向高位逐位产生，故又称为行波加法器。
本内容由易百网整理发布
网址 www.openhelp100.com
QQ 515224986