西安电子科技大学2021学年上学期《数字逻辑电路》期末考试

奥鹏网院作业

第 1 页 （共 5 页）
学习中心/函授站_
姓 名 学 号
西安电子科技大学网络与继续教育学院
2021学年上学期
《数字逻辑电路》期末考试试题
（综合大作业）
题号
一
二
三
四
总分
题分
30
10
40
20
得分
考试说明：
1、大作业试题于2021年4月23日公布：
（1）学生于2021年4月23日至2021年5月9日在线上传大作业答卷；
（2）上传时一张图片对应一张A4纸答题纸，要求拍照清晰、上传完整；
2、考试必须独立完成，如发现抄袭、雷同均按零分计；
3、答案须用《西安电子科技大学网络与继续教育学院标准答题纸》手写完成，要求字迹工整、卷面干净。
一、单项选择题（本大题共15小题，每小题2分，共30分）
1．二进制数(1011001.001)2 对应的十进制数是（ ）
A．(87.125 )10 B．(59.2 )10
C．(89.125) 10 D．(131.1)10
2．将(01000011.00101000)5421BCD转换成十六进制数为（ ）
A．(2A.3)16 B．(2B.4)16 C．(2C.2)16 D．(2B.1)16
3．逻辑表达项的逻辑相邻项是（ ） DCBA
A． B． C D． DABCDCBACDBADBCA
4．逻辑函数的最简与非式为（ ） CBACBACBAF)()(
A． B. C. D. CBBACBABBCBACBBA
5．已知，使F=1的取值为（ ） DBBDADCDABCF
第 2 页 （共 5 页）
A．ABC=011 B.BCD=111 C．BC=11 D.BD=00
6．逻辑函数对偶函数为（ ） DBCABDF
A． B. ))()((DBCADBF))()((DBCADBF
C． D. DBCADBFDBCADBF
7．电路如图1.1所示，输出函数F的表达式为（ ）
A． B． BCCAFBCCAF
C． D． BCCAFBCCAF
8．函数的最简或非表达dF)14,10,8,3()12,6,5,4,2,1,0(式为（ ）
A． B. CADFCADF
C． D. DCBAFDCDAF
9．在TTL电路中，能实现“线与”逻辑的是（ ）
A．OC门 B.异或门 C．TS门 D.与或非门
10．如果把JK触发器的输入端J=K=1，该触发器就转换为（ ）
A．D B. C．RS D.JK 'T
11．8级触发器组成的计数器，其最大计数模是（ ）
A. B.8 C. D. 1682648225628
12．下列逻辑部件属于时序逻辑电路的是（ ）
A．数据分配器 B.译码器 C.移位寄存器 D.数据比较器
13．由555定时器构成的单稳态触发器，其暂态时间tw为（ ）
A．0.7RC B.RC C．1.1RC D.1.4RC
14．n位环形移位寄存器的无效状态数是（ ）
A. B. C.n D.2n nn2nn22
15．下列说法中，哪一种是正确的（ ）
A.单稳态电路可以作为方波产生器
B.施密特电路可以定时
ABCF图1.11EN1EN
第 3 页 （共 5 页）
C.多谐振荡器可以将非矩形波矩形波
D.施密特电路可以作为幅度鉴别器
二、填空题（本大题共5小题，每小题2分，共10分）
16．十进制的4用余3BCD码表示其代码是 。
17、 。 10110AF
18、时钟信号CP与CP2 相连QD与CP1相连，则组成 计数器。 9074LS
19、将数字信号转换为模拟信号应采用 电路。
20、为获得周期性的矩形波，应采用 电路
三、分析题（本大题共4小题，每小题10分，共40分）
说明：中规模器件74LS90、74LS161和74LS194的功能表在第最后一页上。
21.用数据选择器组成的逻辑电路如图3.1所示。
①
写出输出函数F的表示式；
②
将函数F填入卡诺图。
22．触发器电路及相关波形如图3.2所示。
①
写出该触发器的次态方程；
②
对应给定波形画出Q端波形。
（设初始状态Q=0）
23．用74LS90和74LS194组成电路如2.3(a)、(b)所示。
① 分别列出(a)、(b)电路的状态迁移表（图b电路的初态为1111）；
ABC0010110101D0D3D2D1A0A1EF011ABC图2.1四选一图3.1C1Q=1ACP1K1JQ图2.2CPAQ图3.2
第 4 页 （共 5 页）
② 分别说明(a)、(b)电路的功能。
24．由集成计数器74LS161和数据选择器组成电路如图3.4所示
①列出74LS161的状态迁移关系；
②指出F的输出序列。
四、设计题（本大题共2小题，每小题10分，共20分）
25.用译码器74LS138和若干与非门，实现逻辑式。 CABCABF
① 写出F的真值表；
② 画出逻辑电路图。
26．试用74LS90设计一个七进制计数器，要求采用8421BCD码接法实现。
① 列出状态迁移表；② 画出逻辑电路图。
74LS90功能表输入输出R01R02S91S92CP1CP2111111110000R01R02=0S91S92=000QDQA二进制计数五进制计数8421码十进制计数5421码十进制计数QAQBQCQD0000000010011001CPCPCPCP74LS161QAQBQCQDTPALDocCrBDC1CP1图3.5D0D3D2D1A1A0EF11四选一 &图3.4QBQAQCQDCP1CP2S91S92R01R01••••••&74LS90CPS1SLDSRS0S110Q0Q1Q2Q3D0D1D3D2••=174LS194CP图2.3(b)(a)
第 5 页 （共 5 页）
74LS161功能表输入输出PT1000QD0000计数（模16）QCQBQA保持CBA0111DLD11111CPBCDABCAD保持（Oc=0)Cr74LS194功能表输入输出S1S0SLSRCrCP10000Q30000保持SRSLQ2Q1Q0Q2Q1Q0SRQ3Q2Q1SLD3D2D1D0d3d2d1d0d3d2d1d00101111111保持