硅基毫米波雷达芯片研究现状与发展

奥鹏网院作业

硅基毫米波雷达芯片研究现状与发展
贾海昆 池保勇*
(清华大学微电子所 北京 100084)
摘 要：毫米波雷达具备全天候复杂环境下的工作能力，在汽车雷达、智能机器人等方面有广泛的应用。同时，随着半导体技术的快速发展，硅基工艺晶体管的截止频率提升，硅基毫米波雷达成为研究热点，大量的工作从系统设计、电路设计等方面提高毫米波雷达的性能。该文从系统和核心电路等方面对硅基毫米波雷达芯片的研究现状和发展趋势进行综述。
关键词：毫米波雷达；硅基；芯片
1 引言
毫米波为真空波长从0.1～1.0 cm的电磁波，其对应的频率范围从30～300 GHz。毫米波独特的频率范围使其在雷达检测中拥有独特的优势。与红外、可见光等频段相比，毫米波具备更好的穿透性，可轻易穿透雪、烟、尘等等，具备极端环境下的全天候工作能力[1]。而相比于低频射频频段，毫米波波长更短，可以获得更好的分辨率，其所需的天线尺寸也更小，有利于小型化。毫米波雷达在车载雷达[2–8]、智能机器人、生物体征识别[9–12]、手势识别[13,14]等方面都有不可替代的优势。在车载雷达方面，现今的汽车对安全性和智能性要求越来越高，一辆高档车里集成了各种电子辅助系统，如泊车辅助、自主巡航、盲点检测、换道辅助、防撞预警、自主刹车等等。为了实现这些功能，车身需要安装大量的传感器，感知车身四周360º的环境。而且对传感器的工作范围、精度均有较高要求。现今的主流解决方案多采用24 GHz的雷达、图像传感器和若干个超声波传感器。这种方案成本高，精度和测距范围有限，典型的最小检测距离为20 cm，对于5 m外的目标距离分辨率为40 cm。一种更有潜力的方案是采用多个79 GHz的毫米波雷达替换掉超声波传感器和24 GHz雷达。79 GHz的毫米波雷达可以实现10 cm的最小检测距离和小于5 cm的距离分辨率，相比于前一种方案有很大提高[15]。而且，毫米波雷达不需要对车身开孔，这对于汽车外观设计也更为有利。学术界、工艺界对毫米波车载雷达开展了大量的研究。手势识别是另一种毫米波雷达潜在的应用场景。如今主流的智能设备的人机交互方式是触屏，包括点、划、长按等等，在这种交互下，人手必须与设备直接接触。毫米波雷达手势识别通过无线信号检测空中手势，人手不需要与接触屏幕，从而提供了新的交互维度。毫米波雷达手势识别的代表之一是美国谷歌公司开发的Soli芯片[14]，如图1所示。该芯片发射毫米波雷达信号，捕捉手势的反射回波，将回波转换为包含距离和速度的时序信息，之后通过机器学习算法进行特征提取，识别，定位和追踪。得益于毫米波雷达的高距离分辨率，该芯片可以准确地识别按钮、转转盘和滑动滑杆等手势操作。相比于基于光学的手势识别，毫米波雷达手势识别功耗低，且不受环境影响，可靠性更高。

图 1 毫米波汽车雷达和谷歌Soli项目[14]
2 毫米波雷达背景
在介绍硅基毫米波雷达现状和发展趋势之前，本节将从毫米波雷达系统组成、频段选择、测距原理和雷达分辨率4个方面介绍毫米波雷达的背景。
2.1 系统组成
毫米波雷达系统主要包括天线、毫米波收发前端、数字信号处理和雷达控制电路，如图2所示。天线发射和接收电磁波信号，收发前端对信号进行放大、滤波、混频等操作，同时完成数模模数转换。对于毫米波雷达而言，天线和毫米波收发前端工作在毫米波频段，是毫米波雷达系统的核心组件。其中，毫米波收发前端的发展趋势为高性能(高输出功率、高灵敏度、低功耗等)、大规模(相控阵、MIMO阵列)和全集成。毫米波雷达系统的关键性能指标，如检测范围、距离分辨率等，主要由天线和毫米波收发前端的性能所决定，例如天线的增益，收发前端的发射功率、接收灵敏度等。毫米波雷达接收到的回波功率可用式(1)进行计算[16]


图 2 毫米波雷达系统基本结构
其中，PT为发射机发射功率为，GT为发射天线的增益，GR为接收天线的增益，λ 为发射信号的波长，R为目标的距离，LS为雷达收发机内部的损耗，假设为1.0 dB。LATM为信号在大气中传播的损耗，σ为被测目标的雷达散射截面。据此式(1)和雷达接收机的灵敏度即可计算出雷达的最远工作距离。数字信号处理和雷达控制电路的技术较为成熟，与较低频段的雷达差异不大。本文主要对天线和硅基毫米波收发前端芯片进行综述。
2.2 频段选择
毫米波频段覆盖了从30～300 GHz的范围，根据应用的不同，毫米波雷达选择的工作频段往往也不相同。频段的选择主要的考虑因素有：频谱规范、毫米波传播特性、所需分辨率、成本(芯片制造、封装等成本)等等。目前汽车毫米波雷达有较为明确的频谱规范，世界主要国家和地区都将77 GHz的频点分配给汽车雷达使用[2]，其中包括欧盟、美国、加拿大、日本、中国等等，频段或许略有不同。毫米波在空气中的传播特性随着频率有较大变化[1]，是频段选择的另一个依据。例如，短距雷达可选择衰减较大的频点，以减少雷达之间的相互干扰。毫米波雷达手势检测Soli芯片的工作频点选在处于衰减峰值的60 GHz[13]。毫米波雷达的距离分辨率与带宽成反比，当需要较高距离分辨率时可选择更高的毫米波频段，以获得更高的可用带宽。另外一个关键的频段选择依据为毫米波雷达的成本。频段越高的毫米波雷达芯片，对晶体管的截止频率要求也越高，从而需要更先进的工艺节点，成本也愈加昂贵。例如，65 nm的CMOS工艺截止频率Fmax可到300 GHz，足够用于设计工作在60 GHz或77 GHz的雷达前端电路。若将工作频率提高到140 GHz，那么使用65 nm工艺的设计难度将急剧提高。频率越高，封装的信号完整性要求越高，封装的成本也越高。毫米波雷达芯片最终的频段选择，需要在这些因素中折中考虑。
2.3 测距原理
常见的雷达测距原理有脉冲和调频连续波(Frequency Modulated Continuous Wave, FMCW)两种。在脉冲雷达中，雷达发射间歇性的脉冲信号，通过测量从目标返回的脉冲信号与发射信号之间的时间差即可计算出目标的距离。而FMCW雷达发射频率随时间线性变化的连续波，通过发射波与反射波的频率差来计算出目标距离，其测距原理如图3所示。图3中画出了FMCW信号的瞬时频率与时间的关系，横轴为时间，纵轴为信号的频率，频率随时间呈三角波形。混频之后得到的中频频率代表了目标距离。设目标距离为R，光速为c，三角波的周期为Tm，扫频带宽为BW，则距离的计算公式为

这两种机制各有优缺点。脉冲雷达间歇性工作，因而噪声小，可以检测到更微弱的信号，适合长距离的探测。由于发射信号的多普勒效应，脉冲雷达可以方便地计算出目标的瞬时速度。FMCW雷达使用频率来计算目标距离，多普勒效应和目标距离造成的频差混淆在一起，不易区分开。为了克服这个问题，FMCW雷达需要发射多个不同斜率的连续波并对结果进行处理，否则容易产生虚假目标。但是，对集成电路而言，测量时间差比测量频率差要困难很多，因此得到相同分辨率，脉冲雷达要比FMCW雷达昂贵。通常，由于瞬时发射功率过强而发射脉冲持续时间等因素，脉冲雷达存在近距离盲区(小于50～100 m)，而FMCW雷达则无此问题。脉冲雷达的功率峰均比大，而硅基有源器件击穿电压过低，难以达到脉冲雷达的瞬时功率要求。最后，FMCW雷达的基带信号处理更容易，接收到的回波与发射波混频之后，中频频率在1 MHz的量级，对模数转换器(ADC)和数字基带的速度要求很低，可降低功耗和成本。上述这些特征使得硅基毫米波雷达更适合FMCW机制，文献中的毫米波雷达大多采用FMCW机制，也有少量毫米波雷达采用脉冲机制[17–20]。本文以介绍FMCW机制的毫米波雷达为主。
除了这两种常见的测距原理之外，还有调相连续波(Phase Modulated Continuous Wave, PMCW)的原理[21–24]。在PMCW雷达的发射端，基带产生低频的伪随机序列，与毫米波本振混频到毫米波频段；在接收端，将同一个伪随机序列延时，与下混频后的基带信号进行相关操作，当延时恰好等于电磁波到目标来回的传播时间时，相关操作输出的信号幅度最大，据此可计算出目标距离。多普勒频率的计算原理与脉冲雷达相似。这种设计进一步简化了本振的设计，毫米波本振仅需要提供一个单频点的本振信号。但是接收端的中频频率远高于FMCW中的中频频率，对ADC速度要求更高。在文献[22]中，发射信号的调制速据率为2 Gbps，因此中频带宽需高于1 GHz, ADC的采样率不少于2 GSa/s。FMCW雷达的中频频率一般在数MHz的量级。PMCW机制的另一个优势在于伪随机码可轻易提供MIMO雷达阵列中所需的信号正交性，较容易扩展到MIMO阵列。文献[22–24]中的MIMO雷达芯片采用了PMCW的机制。
2.4 雷达分辨率

图 3 FMCW雷达探测静止目标和运动目标的原理示意图
毫米波雷达的分辨率可分为距离分辨率和角度分辨率两个方面。距离分辨率指的是雷达所能辨认出的两个目标之间的最近距离。无论是脉冲还是FMCW测距机制，距离分辨率均与带宽成反比，可用式(3)进行计算

其中，c为真空中的光速，B为雷达信号的带宽。相比于低频，毫米波频段有更高的可用带宽，因此能够取得更好的距离分辨率，这是毫米波雷达的优势之一。例如，分配给远距前向汽车雷达的频带为76～77 GHz，其对应的距离分辨率为15 cm。
角度分辨率可用雷达天线主波束的半功率角度进行定义。角度分辨率与天线增益相关，波束越集中，天线增益越高，角度分辨率越高。当雷达进行波束扫描时，结合距离信息，雷达可绘出周围环境的3维图像，角度分辨率决定了这幅3维图像在xy平面上的精度。采用大口径和高增益的天线可以获得更好的角度分辨率。对于相控天线阵列而言，采用更多的阵列单元可提高角度分辨率。角度分辨率还与相控阵天线波束的指向角度有关。相控阵每个天线单元都对应着一个发射或接收通道。功耗和硬件开销限制了硅基毫米波雷达的相控阵规模。在文献[25]中的144通路相控阵实现了6º的水平角分辨率和5.8º的竖直角分辨率，功耗一共为15 W, 144通路由6块芯片组合而成。针对这个问题，研究人员提出了MIMO技术，使用虚拟阵列，可在不增加收发通道数目的情况下大幅提高分辨率。在本文后续章节将对MIMO技术发展进行介绍。
3 硅基毫米波雷达收发芯片前端
在介绍了频段选择和测距原理之后，此节将对硅基毫米波雷达收发前端芯片技术进行综述。综述分为系统结构、关键模块电路技术以及相控阵3个部分。关键电路技术涵盖了FMCW信号发生器、功率放大器和宽带电路技术3部分内容。
3.1 系统结构
一个基本的FMCW毫米波雷达收发前端芯片的系统结构如图4所示。首先，FMCW信号发生器产生所需的毫米波FMCW信号，其参数由数字信号进行控制。FMCW信号发射器的结构有多种选择，将在下一节进行介绍。在发射端，FMCW信号送到功率放大器的输入端，经放大后驱动发射天线发射出去。在接收端，接收到的微弱信号回波首先经过低噪声放大器放大，然后与FMCW信号混频，混频得到的中频信号频率中包含着目标的距离信息。为了减轻对ADC带宽和动态范围的要求，一般中频信号要经模拟基带处理，模拟基带一般包含可编程功率放大器、低通滤波器等。由于中频信号频率较低，一般在MHz的量级，采用交流耦合的成本高，多采用直流失调消除(DC Offset Cancellation,DCOC)反馈环路来压制基带的直流失调[26]。ADC转换为数字信号后进行数字雷达信号处理。FMCW信号发生器的主要性能指标有相位噪声，扫频线性度、带宽、速度等；发射机的主要指标有发射功率和效率，FMCW雷达对发射机的线性度要求不高。接收机的主要性能指标有噪声系数、灵敏度、增益范围等等。

图 4 基本FMCW毫米波雷达收发机前端芯片结构图
在基础结构之上还有一些更复杂的变体。文献[26–30]中采用了倍频方案，将FMCW信号发生器的工作频率降低至原频率的1/2或1/4，可提高噪声性能，减小FMCW信号分布网络的功耗；文献[28–32]集成了多个支路并加入移相器以实现相控阵的结构；文献[29,30]采用了正交下混频，分别将I和Q两路信号转换为数字信号，给数字基带提供了更多的信息。文献[26]在系统中集成了大量的校准功能用于消除PVT变化带来的误差。
3.2 关键模块电路技术
FMCW毫米波雷达前端芯片的一些关键模块电路，如FMCW信号发生器、功率放大器等，其性能直接决定了FMCW毫米波雷达的性能。同时，带宽是毫米波雷达的一个重要性能指标，毫米波雷达所能取得的距离分辨率和带宽成本反比。本节将对FMCW信号发生器、功率放大器以及硅基芯片宽带技术进行综述。
3.2.1 FMCW信号发生器
在文献[33]中，先通过基于查找表的直接数字综合器(Direct Digital Frequency Synthesizer,DDFS)产生一个低频(1.2 MHz)的FMCW信号，然后通过混频和整数型锁相环倍频，将信号频率扩展到毫米波频段。此种做法的主要问题在于DDFS的功耗较大，且精度有限。在输出的频谱中谐波成分丰富，不利于FMCW调频信号的线性度。在文献[33]中实现了0.7 GHz的扫频带宽。文献[5,26,27,34]采用了基于DSM(Delta Sigma Modulator)的小数型锁相环来产生FMCW调制信号，如图5所示，其中移除了功耗较大的DDFS模块，电路更为简洁，在功耗和精度上都得到了提高。在此种类型的FMCW信号发生器中，小数型锁相环的环路带宽是个关键参数，需平滑每个频率步长，又不至于使锯齿或三角波的瞬时频率失真。图6给出了环路带宽过大的情况。FMCW调制信号的周期、带宽等参数可很容易的通过DSM输入端进行控制。在文献[27,34]中加入额外功能，使FMCW调制信号扫频斜率伪随机化，作为每个雷达的识别标签，可减少相互干扰。
全数字锁相环在2005年最早由都柏林大学的Staszewski等人[35]提出，经过这些年的发展，因其在功耗、面积、校准等方面的优势，已经应用的越来越广泛。全数字锁相环也可以用在毫米波FMCW信号发生器之中[36–40]。在文献[37]中的全数字锁相环实现了56.4～63.4 GHz的FMCW扫频带宽，其RMS频率误差为117 kHz，如图7所示。全数字锁相环产生毫米波FMCW信号的第1个难点是如何提高数字控制振荡器(Digital Controlled Oscillator,DCO)的频率分辨率。文献[36]使用变压器进行电容缩放将DCO频率分辨率提高到了1.64 MHz。文献[41]中使用C-2C级联网络对开关电容进行缩放，达到了4 Hz的频率分辨率。另一个难点是不同精度电容阵列之间的切换问题。为了覆盖FMCW的扫频范围，DCO的电容一般会分为粗调、中调和细调几个阵列。不同的阵列在切换时会造成DCO的频率增益波动，还有可能出现不单调的问题。文献[37]中使用了专门的校准算法处理这个问题，校准之后芯片上的存储器保存粗调和中调每一组控制码对应的频率范围，确保不发生越界的情况。

图 5 文献[34]中基于DSM小数型锁相环的FMCW信号发生器

图 6 当锁相环建立时间过快时的输出FMCW频率波形

图 7 全数字锁相环用于毫米波FMCW信号产生[37]
FMCW信号发生器也可以采用数模混合型锁相环来实现。文献[42]中的数模混合型锁相环巧妙地调整了数字和模拟部分的位置，在传统全数字锁相环的DAC和VCO之间插入一级模拟积分器，采用片外电容实现，对DAC的输出进行积分，滤除DAC的量化噪声，解决了DCO的分辨率问题。文献[26]中实现了另外一种基于数模混合型锁相环的FMCW信号发生器。其中，使用面积更小、功耗更下的Bang-Bang鉴相器(Bang-Bang Phase Discriminator, BBPD)代替了全数字锁相环中的时间数字转换器(Time Digital Converter, TDC)。针对BBPD引入的量化噪声，使用3阶DSM配合FIR滤波器进行压制，此工作在扫频线性度和功耗方面表现优异，在77 GHz附近的RMS频率误差为189 kHz，消耗功耗为43.1 mW。文献[43]中提出了一种很新鲜的处理FMCW信号发生器中的1/f噪声的技术手段，其从基于ADC-TDC的全数字锁相环[44]出发，将ADC替换为连续时间带通DSM调制器，然后将DSM调制器的输出在数字域混频至DC，对DC的噪声进行整型，将其推往高频后由锁相环的环路滤波器滤除掉。表1给出了FMCW信号发生器性能汇总。
3.2.2 功率放大器
功率放大器是毫米波雷达芯片不可或缺的模块。功率放大器主要的性能指标为线性度、带宽、效率和输出功率。FMCW雷达的发射信号包络恒定，对功率放大器的线性度没有要求，因此不需要工作在功率回退区域。这点与毫米波无线通信中的功率放大器有很大不同。在毫米波雷达芯片中，很少有功率放大器采用Doherty[45,46]、数字功率放大器[47]、包络追踪[48]等旨在提高回退效率的技术。理论上FMCW雷达芯片中可采用D类、E类等非线性功率放大器以提高效率。在实际实现中，硅基晶体管在毫米波频段损耗大，缺乏这些非线性功率放大器所需的理想开关，因此大部分文献中还是采用AB类线性功率放大器。
表 1 FMCW信号发生器性能汇总

在功率放大器的带宽方面，基于片上变压器的高阶匹配网络逐渐被认为是一种非常有效的带宽扩展方法。宽带方面的具体内容在此文下一节进行介绍。先进的硅基工艺电源电压和晶体管的击穿电压较低，例如，65 nm的CMOS工艺电源电压为1 V，这限制了传统功率放大器电路的饱和输出功率，一般小于16 dBm。有两种主要的技术可提高输出功率。其一是堆叠型功率放大器(Stack PA)[49–51]。在堆叠型功率放大器中，将多个晶体管堆叠在一起，堆叠管栅端对于毫米波信号来说悬空，电源电压由多个晶体管均匀承担，因而可将电源电压提高，增大输出功率。堆叠型功率放大器更适合SOI工艺[49,50]，CMOS工艺中，一方面无法减小堆叠管源端相对于衬底的电压，另一方面源端的对地寄生电容要在堆叠通路上引起电流相位改变，降低效率。文献[50]中的堆叠型功率放大器采用45 nm的SOI CMOS工艺，峰值效率为34%，饱和输出功率为18.6 dBm。在文献[51]中采用65 nm CMOS工艺尝试了堆叠型功率放大器，输出功率有所提高，但不如SOI工艺明显，其在堆叠模式下的饱和输出功率为17.6 dBm，峰值效率为20.4%。第2种技术是功率合成[52–57]。在每个子功率放大器输出功率有限的情况下，采用多路进行功率合成，理论上两路可提高输出功率3 dB，四路可提高6 dB。但功率合成网络会引入额外的插入损耗，文献中报道的值一般约1 dB。功率合成网络即可以采用变压器、也可采用传输线。变压器型的功率合成网络更紧凑，可将子功率放大器的匹配网络、阻抗变换等融合在一起，提高整体性能。基于变压器的功率合成型功率放大器是前几年的研究热点[52–55]。在文献[55]中，采用40 nm的CMOS工艺设计一个基于变压器的四路功率合成型功率放大器，饱和输出功率20.9 dBm，峰值效率22.3%，输出功率合成网络的损耗小于1 dB，这代表了硅基片上变压器多路功率合成网络插入损耗的最优值。但变压器功率合成芯片布局复杂，子功率放大器的输出晶体管到变压器端口的走线需要对称，这限制了变压器功率合成的规模，文献中一般局限于四路功率合成[52,55]。而传输线的功率合成网络可以走成二叉树的对称结构，对于8路以上的功率合成网络，传输线几乎是唯一的选择[56–58]。文献[56]中的功率合成型放大器具备16个子功率放大器，采用零度传输线合成，工作在42 GHz，饱和输出功率和峰值效率分别为28.4 dBm和10%。效率方面，毫米波雷达的功率放大器可采用多模式[51,53,59]，当目标距离较近时，切换为低输出功率模式已降低功耗。值得注意的是，模式切换与Doherty等增强回退效率的技术有所不同，模式切换对切换速度没有要求，因此较容易实现。模式切换可通过改变偏置电压[53]、关断部分子功率放大器[59]来实现。文献[51]创新地通过在堆叠型功率放大器和Cascode功率放大器之间切换来实现了模式的配置。合成性功率放大器结构如图8所示。功率放大器的性能对比如表2所示。
3.2.3 宽带电路
带宽是毫米波雷达芯片的一个重要指标，它直接决定了雷达所能达到的距离分辨率。除了汽车雷达这样给定可使用的频谱范围之外，大部分毫米波雷达芯片会采用一些宽带电路技术，尽可能的利用毫米波频段的宽可用带宽。毫米波雷达芯片前端一般都有多级电感匹配的放大级，因此一种可行的宽带技术是将各级的幅度峰值频率稍稍错开，这样拓展总增益的带宽[60]。但这种做法存在一些问题。首先，将幅度峰值频率错开会牺牲整体增益；其次，由于工艺偏差等因素，每级的幅度峰值频率难以精确控制；最后，对于功率放大器而言，其饱和输出功率由输出级主导，错开峰值频率这种做法不能扩展饱和状态下功率放大器的带宽。

图 8 合成型功率放大器
表 2 硅基毫米波功率放大器性能汇总

目前在毫米波雷达芯片中最有潜力的宽带电路技术是使用片上变压器做宽带匹配网络[61–67]。变压器的多个线圈重叠在一起，以与一个电感相当的面积，实现了一个高阶的电感电容网络，非常适合用在毫米波雷达芯片的匹配网络之中。而且，变压器还提供了很方便的直流偏置位置。由于片上变压器的这些优势，它吸引了大量相关研究。在文献[61]中使用变压器实现了一个带宽为57～66 GHz的功率放大器芯片。该文中推导了变压器的设计方程。但较为可惜的是，此方程用于指导设计时过于复杂，不能直观揭示其中的关键因素，用于实现设计自动化又过于简单，忽略了变压器的高阶寄生特性，最终设计者还是需要依赖于电路仿真器进行繁琐的迭代。在文献[62]中采用变压器实现了一个带宽高达20 GHz的接收机射频通路。此文在变压器中引出额外的两个抽头并加入电容，用于减小带内的增益波动。变压器的宽带匹配设计中存在带内增益波动和带宽之间的折中关系，这一点已经被很多工作指出[63–66]。文献[62]中的这个额外电容是否能够拓宽这种折中关系存在争议。在文献[66]对各种4阶宽带匹配网络进行了仿真比较，网络结构如图9所示。匹配网络的频率响应如图10所示。最终认为直接使用变压器，不加这个额外电容效果更好。文献[66]的另外一个亮点是它将相邻两级的变压器之间的微弱耦合也利用在内，用于拓宽带宽。这种做法相当于在相邻的两级之间引入磁耦合带来的微弱反馈。
变压器匹配网络相对于纯电感电容匹配网络有很多优势，但是它的设计过程较为繁琐。一方面，各个线圈的感值和相互之间的耦合系数互相影响，设计时不容易确定参数调节的方向；另一方面，从所需参数到一个满足要求的变压器版图之间需要多次电磁场仿真迭代。文献[67]中对变压器宽带匹配网络的参数选择进行了很透彻的分析，将关键设计公式简化到2个，即

其中，k为变压器两个线圈之间的耦合系数，Q为变压器两侧RLC网络的Q值，LP和LS是两侧的电感值，Cp和Cs是两侧的电容值，Rs和RL是源阻抗和负载阻抗。由此可见，这种情况下变压器的阻抗转换比为两侧电感值之比。这些计算公式大大减小了变压器宽带匹配网络参数调节的数量，同时文献[67]中还给出了快速初值计算流程，并采用此方法设计了一个带宽从21.6～41.6 GHz的功率放大器，分数带宽高达63.3%，证实了流程的有效性。
3.3 相控阵
相控阵是毫米波雷达芯片中的一项重要技术[68–72]。相控阵通过控制天线阵列各个接收通路的相移值，实现了天线波束的电扫描。相比于天线的机械扫描，相控阵摆脱了机械转动部件，在鲁棒性方面有很大提升，同时降低了成本。由于不同接收通路的信号相干叠加，而噪声不相干，具备N个接收通路的相控阵可提高信噪比 倍。除了雷达芯片之外，相控阵技术在毫米波无线通信之中也得到了广泛使用[25,73–75]。

图 9 4种4阶匹配网络[66]
根据移相单元的位置不同，相控阵收发机的结构可以划分为本振移相[28,68]、射频移相[29,30,32,69,70]、基带移相[71,72]，如图11所示。本振移相将移相通路放置在本振通路之上，本振与发射机接收芯片混频之后，等效为信号的相移。一般本振信号的强度比接收到的射频信号要大，而且混频器电路的转换增益随本振幅度变化很小，因此移相器在本振通路上引入的噪声和损耗不会直接转换到信号通路之上。与之相对，射频移相直接在混频器之前的射频信号通路插入移相器，移相器引入的噪声和损耗直接影响信噪比，设计时需对其进行补偿。但本振移相的布局较为复杂，芯片上需要集成多个混频器，同时有射频接收信号和本振信号两个毫米波信号在芯片上传输，时钟布局网络复杂。因此本振移相的结构多使用在较小规模的相控阵之中，在文献[26]中本振移相相控阵包含两个接收通路。射频移相布局简洁，移相器之后可以采用片上功率合成器直接进行功率合成，得到一路射频信号，再与本振信号混频。射频移相的结构同时还具备非常好的可扩展性。文献中规模较大的相控阵均采用射频移相的结构。文献[25]中采用射频移相实现了高达144通路的相控阵芯片。基带移相的结构在文献中出现较少，与本振移相相同，它也需要多个混频器以及复杂的时钟馈线网络。将移相功能放在数字基带具备最好的灵活度，但这种做法需要集成多路ADC，当基带频率较高时会显著提高功耗和芯片面积代价。文献[71]中针对数字基带移相提出了一种新颖的补偿方法，用于实现移时功能。

图 10 4种4阶匹配网络的频率响应对比[66]
相控阵的等效波束角度分辨率与收发通路数目有关，其计算公式为[76]

其中， λc 为入射波的波长，N为相控阵单元数目，d为单元天线之间的距离， θB为相控阵波束指向角度。图12给出了理想两单元相控阵不同波束指向的雷达方向图。在文献[25]中的144通路相控阵实现了6º的水平角分辨率和5.8º的竖直角分辨率，消耗功耗一共为15 W。MIMO阵列技术很好地突破了这种限制，它同时使用虚拟阵列，减少了实际所需的收发通路数目，降低了系统成本。在近期MIMO毫米波雷达芯片吸引了大量的关注。本文后续章节将介绍其最新进展。

图 11 基于变压器耦合谐振腔的特性[67]

图 12 理想两单元相控阵不同波束指向的雷达方向图
4 封装与天线
毫米波雷达需要将信号发射出芯片和接收反射回来的信号，这其中离不开一项重要的技术—封装和天线技术。下面对主要的封装和天线技术进行介绍。
4.1 键合线封装
键合线封装大量应用于低频模拟射频电路的封装之中，其成本低廉、技术难度小，可认为是迄今为止使用最广泛的封装技术。在毫米波频段，键合线会引入较大的寄生电感，有损信号完整性，限制了键合线封装在毫米波雷达封装中的应用。文献[77–81]中尝试将键合线用在毫米波频段。为了减少键合线的寄生电感，可将PCB挖了一个坑，将芯片放置在坑中，减小芯片和PCB的高度差。采用多根键合线并联同样可以减小寄生电感，但是由于键合线之间的互感，电感量的减小比例与线的根数不成比例。文献[81]中通过将芯片上的传输线与键合线协同设计，并用了大量的接地键合线以减小寄生电感，最终将键合线的带宽提高到了单根键合线的3.2倍，从dc到80 GHz的范围内插入损耗小于3.0 dB，这种做法的局限是需要长的地线焊盘，牺牲了芯片面积，同时还需要对键合线长度进行较为精确的控制，如图13所示，给出了4种键合的带宽测试结果。文献[80]中使用键合线作为天线，在60 GHz获得了4 dBi的天线增益，收发机的工作距离为14 mm，如图14。文献[78]中分析了毫米波键合线天线的良率。总而言之，由于性能限制，键合线技术在毫米波雷达中使用较少。
4.2 倒封装
第2种封装方式为倒封装。图15给出了倒封装的示意图。现今倒封装已经是一种相当成熟的技术。文献[82]中对倒封装技术进行了详细的综述。相比于键合线，倒封装的性能更好，典型的倒封装焊球引入的电感在20～30 pH的量级，这对毫米波信号尚在可容忍范围内，对信号完整性和匹配影响并不大。倒封装的另一个优势是芯片上焊盘位置可相对自由的分布，不必局限于芯片四边，这样可以避免不必要的走线，且单位面积的焊盘密度也更大。文献[83]中的flip-chip封装引入的插入损耗小于0.2 dB，到80 GHz的范围内return loss小于–20 dB。图15(b)给出了采用25 mm焊球的倒封装反射系数测试结果，可以看到，到100 GHz的范围内，倒封装都能实现很好的匹配。一般毫米波雷达芯片上都会使用大量的电感、传输线和变压器等无源器件，封装有可能在片上无源器件上方覆盖一层封装金属。这层金属可能会改变无源器件的特性，在芯片设计中需预先将其考虑在内。
4.3 封装天线

图 13 片上传输线与键合线协同设计以提高其带宽[81]

图 14 工作在60 GHz的键合线天线，增益为4 dBi[80]

图 15 文献[82]倒封装

图 16 封装天线示意图[84]
封装天线指的是将天线和芯片一同集成在封装内，如图16所示[84]。封装天线很好地兼顾了封装成本、体积和性能。毫米波信号直接在封装内部完成从芯片向天线的转换，避免了毫米波信号进入PCB板，从而降低了对PCB的要求，减低PCB板的设计制作成本。同时，电源、低速信号依然通过封装从PCB引出，减小封装体积。封装天线在毫米波雷达方面具备大的潜力。在文献[84]中封装天线尺寸为8×8 mm2，封装上集成了一个长度为1.65 mm的差分馈线双极化天线，测得天线的增益为5 dBi,H平面和E平面的半功率角分别为±45º和±60º。封装天线在毫米波相控阵系统中成为主流方案[13,21,29,75]。高通在2018年的ISSCC上发表的28 GHz相控阵即采用封装天线，单个封装中集成了8个双极化微带天线，实现了±45º的波束扫描范围，还可进一步将32个封装拼接在一起，实现256单元的相控阵列[75]。美国谷歌公司的毫米波无线手势识别雷达同样采用封装天线，在封装中集成了2×2的60 GHz接收天线阵列以及1×2的发射天线阵列[13]，如图17所示。
4.4 片上天线
片上天线相对于封装天线更进一步，将天线直接集成在芯片之上，彻底消除了毫米波信号从芯片内部与外部器件的接口。但片上天线的应用主要受限于两方面的因素，一是芯片面积，即使到了毫米波频段，片上天线占据的芯片面积依然不小；二是天线性能。现代硅基工艺衬底一般阻抗较低，以65 nm的CMOS工艺为例，其衬底电导率约为10 S/m，会极大的影响天线的辐射效率。在衬底背面加了一层额外的反射层可提高片上天线的辐射效率[85]，但这种做法需要在常规半导体工艺之外引入额外的步骤，不适合大规模量产。
5 毫米波雷达发展趋势

图 17 在封装中集成了2×2的接收天线阵列以及1×2的发射天线阵列[13]
近期自动驾驶、智能机器人等领域的兴起，对毫米波雷达的发展起到了很大的促进作用，同时也对毫米波雷达提出了新的要求。一方面，不论是激光雷达还是摄像头，对工作环境要求较高，都不能代替毫米波雷达的作用。另一方面，毫米波雷达需要朝更高的分辨率、更广的工作范围进化。其中，毫米波雷达有两方面的技术发展趋势值得重点关注。
5.1 MIMO 3 维成像雷达
对相控阵而言，为了提高天线波束的角分辨率，需要提高天线单元的数目，而每个天线单元对应一路发射或接收通路，这样会使得芯片复杂度和功耗急剧升高。在相控阵的基础上，人们提出了MIMO雷达的概念[21,24,86–91]。MIMO雷达同样使用天线阵列，但与相控阵的不同之处在于，每个发射天线单元发射的信号彼此之间正交，每个接收天线可以接收所有发射天线的信号。利用信号之间的正交性，每根接收天线可以分辨出接收到的信号来自于哪一根发射天线，从而可以计算出每一条路径上的相位差。经过MIMO信号处理之后，一个M反射单元和N接收单元的天线阵列，可等效出一个M×N的虚拟天线阵列。与相控阵相比，实现相同的角分辨率，芯片硬件开销大大减小。采用MIMO技术提高天线阵列的角分辨率，结合毫米波雷达本身具备的测距功能，可实现3维雷达扫描。毫米波MIMO 3维成像雷达可对周围环境重建出一幅3维图像，且具备全天候工作的能力，因此应用潜力极大，无论是自动驾驶还是智能机器人，MIMO 3维成像雷达可为其提供智能判据依据。
图18给出了一个由两个发射天线单元和4个接收天线单元的简单MIMO阵列。发射天线的间距为4d，接收天线的间距为d。当采用MIMO信号之后，此配置可等效为8单元的虚拟阵列，间距为d。相比于接收阵列相控阵，接收通路的数目没有增多，但阵列数目变大1倍，因此角度分辨率减小到原来的1/2。MIMO阵列还可扩展到多维。图19给出了一个简单的2维MIMO阵列天线配置示意图。

图 18 MIMO天线阵列配置示意图

图 19 2维MIMO天线阵列配置示意图
MIMO的正交信号的概念被称之为波形多样性(waveform diversity), MIMO雷达研究的很重要一部分在于MIMO波形设计和优化[86–89]。目前提供正交性的两种主要做法是时分和采用正交的伪随机码。目前全集成的硅基单芯片MIMO雷达的研究相对较少。Bleh等人[90]于2017年发表了他们关于MIMO成像雷达的研究成果。该MIMO雷达采用时分复用的FMCW体制，工作在90～100 GHz，整个系统包含22个发射单元和22个接收单元，因此形成484个单元的虚拟阵列，对于4 m处的目标，成像分辨率为2 cm，距离分辨率为5 cm，达到了较高的精度。该天线阵列的分布通过算法进行仿真和优化。此雷达系统并未集成在同一颗芯片之上。Ganis团队[91]在2018年发表了同样采用FMCW的3D MIMO成像雷达，具备24×24个天线单元，工作频率在16～17 GHz，得到的角度分辨率为2.9°，距离分辨率为0.5 m。这两个工作均为采用多芯片的MIMO雷达系统设计。IMEC[21]于2017年发表了一个小规模的MIMO雷达芯片，芯片工作在79 GHz，具备2×2的MIMO阵列，采用28 nm CMOS工艺设计，使用PMCW测距体制。芯片消耗1W的功耗，取得了7.5 cm的距离分辨率和5°的角分辨率。目前文献中报道的单片MIMO雷达芯片最大规模是来自于UHNDER公司的ISSCC 2019文献[24]。其在单片集成了12支发射通道与16支接收通道，因此理论上可以形成192单元的虚拟阵列，同样采用正交码的PMCW体制，使用28 nm工艺制造，工作在77/79 GHz，距离分辨率为7.5 cm，角分辨率为1°，速度分辨率为0.099 km/h，消耗15 W的功耗。其他测试结果和技术细节在论文中透露不多。
5.2 快速扫频
对于FMCW毫米波雷达而言，给定的目标距离，混频之后得到的中频频率与扫频速度成正比。快速扫频可将目标对应的中频频率推向远离晶体管的1/f噪声的方向，可以放宽对于信号相位噪声的要求，有利于检测极近距离目标，这对实现全自动驾驶很有意义。但是，基于DSM小数锁相环的FMCW信号产生器的扫频速度受到锁相环环路带宽的限制。采用两点调制技术可以得到更高的调制带宽[92]，如图20所示。两点调制中的相位控制信号一部分用于控制小数锁相环中的相位调制器，如DSM等，PLL对这一支路的相位控制信号呈现出低通特性；另一部分直接作用于压控振荡器(VCO), PLL对这一支路的相位控制信号呈现出高通特性，两者合并之后得到全通特性，理论上具备极高的整体调制带宽。但实际实施中所能获得的调制带宽受限于高通支路和低通支路之间的幅度和相位匹配情况，需要较复杂的校准技术去保证其匹配程度[93,94]。

图 20 两点调制基本原理[39]
在文献[38]中将传统两点调制中的DSM小数锁相环替换为基于数字时间转换器(digital-time-converter)和亚采样鉴相器(Sub-Sampling Phase Detector, SSPD)的小数锁相环。该锁相环结构即保留了亚采样锁相环(SS-PLL)省去了分频器所带来的噪声和功耗的优势，又能将其拓展到小数锁相环，是近期时钟产生电路领域的研究热点，但将此结构的锁相环应用在两点调制的FMCW信号发生器中尚属首次。高通支路和低通支路的校准部分采用具备自适应的数字预失真模块实现，如图21所示。该模块从SSPD输出信号的符号中获得自适应所需的误差信息。文献[38]实现了1.5 GHz的扫频带宽，30 ms的扫频周期，对应50 MHz/ms的扫频斜率。和103 kHz的RMS频率误差。
两点调制技术同样可以用在全数字锁相环中用于产生快速扫频的FMCW[39,40,39]，而且全数字锁相环可以充分利用数字电路的规模实现复杂的校准。在文献[39]中采用65 nm的CMOS工艺实现了一个基于BBPD和DTC的小数型全数字锁相环，并将两点调制应用在其中实现了最大173.3 MHz/ms的扫频斜率。DTC的非线性使用自适应的数字预失真来处理，而两个通路的匹配采用基于LMS的相关算法来进行校准。该校准算法在全数字锁相环中应用广泛，可用于消除小数Spur。值得注意的是文献[39]和文献[38]中DTC的位置有所不同，在文献[39]中，DTC位于锁相环的反馈支路中，在分频器之后BBPD之前。而在文献[38]中DTC位于参考时钟与SSPD之间，这是由于各自锁相环的特点所决定的。

图 21 采用LMS相关算法校准高通支路与低通支路的匹配[39]
文献[39]中的扫频斜率为目前硅基FMCW毫米波雷达芯片文献中报道的最大值，在此扫频斜率下，距离为1 m的目标对应的中频频率为1.15 MHz。在不牺牲线性度的情况下，扫频斜率的进一步提高将受限于两点调制中的数字电路工作频率、校准精度、压控振荡器的响应时间等因素。
6 结束语
毫米波可轻易穿透雪、烟、尘等复杂环境，使得毫米波雷达具备不可替代的优势，在汽车雷达、智能机器人等方面均有广泛的应用。随着半导体技术的快速发展，硅基工艺晶体管的截止频率提升，足以支撑起硅基毫米波雷达芯片的研究。硅基工艺在成本和集成度方面的巨大优势使硅基毫米波雷达吸引了来自学术界和工业界的大量研究。本文对硅基毫米波雷达芯片的研究现状和发展趋势进行了综述。
在雷达工作频段选择方面，主要的考虑因素包括频谱规范、毫米波传播特性、所需距离分辨率和成本等方面。不同的应用会有不同的侧重。在测距机制方面，FMCW体制的毫米波雷达结构简单稳定，中频频率低，很大程度的放宽了对ADC以及数字基带的速度要求，比脉冲体制更适合硅基芯片实现。PMCW体制可提供MIMO毫米波雷达所需的正交性，在MIMO雷达中得到应用。硅基毫米波雷达的关键电路模块包括FMCW信号发生器和功率放大器。FMCW信号发生器主流采用锁相环来实现，实现方式包括模拟锁相环、数模混合锁相环和全数字锁相环。全数字锁相环在可控性、芯片面积、校准功能等方面有优势。功率放大器朝着更大的输出功率和更高的效率两方面进化。片上功率合成网络是提高输出功率的有效方式，有变压器合成和传输线合成两种主要的方式。毫米波雷达的一个重要技术是宽带技术。片上变压器以与单电感相当的面积，实现了一个高阶匹配网络，在毫米波雷达芯片宽带匹配中有很大潜力。毫米波雷达封装和天线方面，封装天线很好的平衡了天线性能与成本，在目前的毫米波雷达中得到广泛应用。在今后的发展趋势中，毫米波MIMO3维成像雷达和快速扫频技术值得重点关注。
参 考 文 献
[1]YUJIRI L, SHOUCRI M, and MOFFA P. Passive millimeter wave imaging[J]. IEEE Microwave Magazine,2003, 4(3): 39–50. doi: 10.1109/MMW.2003.1237476.
[2]HASCH J, TOPAK E, SCHNABEL R, et al. Millimeterwave technology for automotive radar sensors in the 77 GHz frequency band[J]. IEEE Transactions on Microwave Theory and Techniques, 2012, 60(3): 845–860. doi:10.1109/TMTT.2011.2178427.
[3]CAMIADE M, DOMNESQUE D, OUARCH Z, et al. Fully MMIC-based front end for FMCW automotive radar at 77 GHz[C]. The 2000 30th European Microwave Conference,Paris, France, 2000: 1–4.
[4]FOLSTER F, ROHLING H, and LUBBERT U. An automotive radar network based on 77 GHz FMCW sensors[C]. IEEE International Radar Conference,Arlington, USA, 2005: 871–876.
[5]LEE J, LI Yian, HUNG M H, et al. A fully-integrated 77-GHz FMCW radar transceiver in 65-nm CMOS technology[J]. IEEE Journal of Solid-State Circuits, 2010,45(12): 2746–2756. doi: 10.1109/JSSC.2010.2075250.
[6]LI Yian, HUNG M H, HUANG S J, et al. A fully integrated 77GHz FMCW radar system in 65nm CMOS[C]. 2010 IEEE International Solid-State Circuits Conference, San Francisco, USA, 2010: 216–217.
[7]KU B H, SCHMALENBERG P, INAC O, et al. A 77-81-GHz 16-element phased-array receiver with ±50° beam scanning for advanced automotive radars[J]. IEEE Transactions on Microwave Theory and Techniques, 2014,62(11): 2823–2832. doi: 10.1109/TMTT.2014.2354134.
[8]WANG Li, GLISIC S, BORNGRAEBER J, et al. A singleended fully integrated SiGe 77/79 GHz receiver for automotive radar[J]. IEEE Journal of Solid-State Circuits,2008, 43(9): 1897–1908. doi: 10.1109/JSSC.2008.2003994.
[9]PETKIE D T, BENTON C, and BRYAN E. Millimeter wave radar for remote measurement of vital signs[C]. 2009 IEEE Radar Conference, Pasadena, USA, 2009: 1–3.
[10]CHUANG H R, KUO H C, LIN Fuling, et al. 60-GHz millimeter-wave life detection system (MLDS) for noncontact human vital-signal monitoring[J]. IEEE Sensors Journal, 2012, 12(3): 602–609. doi: 10.1109/JSEN.2011.2118198.
[11]YANG Zhicheng, PATHAK P H, ZENG Yunze, et al.Monitoring vital signs using millimeter wave[C]. The 17th ACM International Symposium on Mobile Ad Hoc Networking and Computing, Paderborn, Germany, 2016:211–220.
[12]YANG Zhicheng, PATHAK P H, ZENG Yunze, et al. Vital sign and sleep monitoring using millimeter wave[J]. ACM Transactions on Sensor Networks (TOSN), 2017, 13(2): 14.
[13]NASR I, JUNGMAIER R, BAHETI A, et al. A highly integrated 60 GHz 6-channel transceiver with antenna in p a c k a g e f o r s m a r t s e n s i n g a n d s h o r t-r a n g e communications[J]. IEEE Journal of Solid-State Circuits,2016, 51(9): 2066–2076. doi: 10.1109/JSSC.2016.2585621.
[14]WANG Saiwen, SONG Jie, LIEN J, et al. Interacting with soli: Exploring fine-grained dynamic gesture recognition in the radio-frequency spectrum[C]. The 29th Annual Symposium on User Interface Software and Technology,Tokyo, Japan, 2016: 851–860.
[15]HUNG C M, LIN A T C, PENG B C, et al. 9.1 Toward automotive surround-view radars[C]. 2019 IEEE International Solid-State Circuits Conference, San Francisco, USA, 2019: 162–164.
[16]SKOLNIK W I. Introduction to Radar Systems[M]. 2nd ed.New York: McGraw-Hill, 1980: 4.
[17]GINSBURG B P, RAMASWAMY S M, RENTALA V, et al. A 160 GHz pulsed radar transceiver in 65 nm CMOS[J].IEEE Journal of Solid-State Circuits, 2014, 49(4): 984–995.doi: 10.1109/JSSC.2014.2298033.
[18]OH J, JANG J, KIM C Y, et al. A W-band 4-GHz bandwidth phase-modulated pulse compression radar transmitter in 65-nm CMOS[J]. IEEE Transactions on Microwave Theory and Techniques, 2015, 63(8): 2609–2618.doi: 10.1109/TMTT.2015.2442992.
[19]ARBABIAN A, CALLENDER S, KANG S, et al. A 90 GHz hybrid switching pulsed-transmitter for medical imaging[J].IEEE Journal of Solid-State Circuits, 2010, 45(12):2667–2681. doi: 10.1109/JSSC.2010.2077150.
[20]ARBABIAN A, CALLENDER S, KANG S, et al. A 94 GHz mm-wave-to-baseband pulsed-radar transceiver with applications in imaging and gesture recognition[J]. IEEE Journal of Solid-State Circuits, 2013, 48(4): 1055–1071.
[21]GIANNINI V, GUERMANDI D, SHI Qixian, et al. A 79 GHz phase-modulated 4 GHz-BW CW radar transmitter in 28 nm CMOS[J]. IEEE Journal of Solid-State Circuits,2014, 49(12): 2925–2937. doi: 10.1109/JSSC.2014.2355819.
[22]GUERMANDI D, SHI Qixian, DEWILDE A, et al. A 79-GHz 2×2 MIMO PMCW radar SoC in 28-nm CMOS[J].IEEE Journal of Solid-State Circuits, 2017, 52(10):2613–2626. doi: 10.1109/JSSC.2017.2723499.
[23]BOURDOUX A, AHMAD U, GUERMANDI D, et al.PMCW waveform and MIMO technique for a 79 GHz CMOS automotive radar[C]. 2016 IEEE Radar Conference,Philadelphia, USA, 2016: 1–5.
[24]GIANNINI V, GOLDENBERG M, ESHRAGHI A, et al. 9.2 A 192-virtual-receiver 77/79GHz GMSK code-domain MIMO radar system-on-chip[C]. 2019 IEEE International Solid-State Circuits Conference, San Francisco, USA, 2019:164–166.
[25]SOWLATI T, SARKAR S, PERUMANA B, et al. A 60GHz 144-element phased-array transceiver with 51dBm maximum EIRP and ±60° beam steering for backhaul application[C]. Proceedings of 2018 IEEE International Solid-State Circuits Conference, San Francisco, USA, 2018:66–68.
[26]JIA Haikun, KUANG Lixue, ZHU Wei, et al. A 77 GHz frequency doubling two-path phased-array FMCW transceiver for automotive radar[J]. IEEE Journal of Solid-State Circuits, 2016, 51(10): 2299–2311. doi: 10.1109/JSSC.2016.2580599.
[27]LIN Jianfu, SONG Zheng, QI Nan, et al. A 77-GHz mixedmode FMCW signal generator based on bang-bang phase detector[J]. IEEE Journal of Solid-State Circuits, 2018,53(10): 2850–2863. doi: 10.1109/JSSC.2018.2856248.
[28]PARK J, RYU H, HA K W, et al. 76-81-GHz CMOS transmitter with a phase-locked-loop-based multichirp modulator for automotive radar[J]. IEEE Transactions on Microwave Theory and Techniques, 2015, 63(4): 1399–1408.doi: 10.1109/TMTT.2015.2406071.
[29]TOWNLEY A, SWIRHUN P, TITZ D, et al. A 94GHz 4TX-4RX phased-array for FMCW radar with integrated LO and flip-chip antenna package[C]. 2016 IEEE Radio Frequency Integrated Circuits Symposium, San Francisco,USA, 2016: 294–297.
[30]GINSBURG B P, SUBBURAJ K, SAMALA S, et al. A multimode 76-to-81GHz automotive radar transceiver with autonomous monitoring[C]. 2018 IEEE International Solid-State Circuits Conference, San Francisco, USA, 2018:158–160.
[31]KU B H, INAC O, CHANG M, et al. 75–85 GHz flip-chip phased array RFIC with simultaneous 8-transmit and 8-receive paths for automotive radar applications[C]. 2013 IEEE Radio Frequency Integrated Circuits Symposium,Seattle, USA, 2013: 371–374.
[32]KIM S Y and REBEIZ G M. A low-power BiCMOS 4-element phased array receiver for 76-84 GHz radars and communication systems[J]. IEEE Journal of Solid-State Circuits, 2012, 47(2): 359–367. doi: 10.1109/JSSC.2011.2170769.
[33]MITOMO T, ONO N, HOSHINO H, et al. A 77 GHz 90 nm CMOS transceiver for FMCW radar applications[J]. IEEE Journal of Solid-State Circuits, 2010, 45(4): 928–937. doi:10.1109/JSSC.2010.2040234.
[34]LUO Tangnian, WU C H E, and CHEN Y J E. A 77-GHz CMOS FMCW frequency synthesizer with reconfigurable chirps[J]. IEEE Transactions on Microwave Theory and Techniques, 2013, 61(7): 2641–2647. doi: 10.1109/TMTT.2013.2264685.
[35]STASZEWSKI R B, WALLBERG J L, REZEQ S, et al.All-digital PLL and transmitter for mobile phones[J]. IEEE Journal of Solid-State Circuits, 2005, 40(12): 2469–2482.doi: 10.1109/JSSC.2005.857417.
[36]WU Wanghua, STASZEWSKI R B, and LONG J R. A 56.4-to-63.4 GHz multi-rate all-digital fractional-N PLL for FMCW radar applications in 65 nm CMOS[J]. IEEE Journal of Solid-State Circuits, 2014, 49(5): 1081–1096. doi:10.1109/JSSC.2014.2301764.
[37]WU Wanghua, BAI Xuefei, STASZEWSKI R B, et al. A mm-wave FMCW radar transmitter based on a multirate ADPLL[C]. 2013 IEEE Radio Frequency Integrated Circuits Symposium, Seattle, USA, 2013: 107–110.
[38]SHI Qixian, BUNSEN K, MARKULIC N, et al. 26.1 A selfcalibrated 16 GHz subsampling-PLL-based 30 s fast chirp FMCW modulator with 1.5GHz bandwidth and 100 kHz rms error[C]. 2019 IEEE International Solid-State Circuits Conference, San Francisco, USA, 2019: 408–410.
[39]CHERNIAK D, GRIMALDI L, BERTULESSI L, et al. A 23-GHz low-phase-noise digital bang-bang PLL for fast triangular and sawtooth chirp modulation[J]. IEEE Journal of Solid-State Circuits, 2018, 53(12): 3565–3575. doi:10.1109/JSSC.2018.2869097.
[40]YEO H, RYU S, LEE Y, et al. 13.1 A 940 MHz-bandwidth 28.8 ms-period 8.9 GHz chirp frequency synthesizer PLL in 65nm CMOS for X-band FMCW radar applications[C]. 2016 IEEE International Solid-State Circuits Conference, San Francisco, USA, 2016: 238–239.
[41]HUANG Zhiqiang and LUONG H C. A dithering-less 54.79-to-63.16 GHz DCO with 4-Hz frequency resolution using an exponentially-scaling C-2C switched-capacitor ladder[C].2015 Symposium on VLSI Circuits, Kyoto, Japan, 2015:C234–C235.
[42]SAKURAI H, KOBAYASHI Y, MITOMO T, et al. A 1.5 GHz-modulation-range 10 ms-modulation-period 180 kHzrms-frequency-error 26 MHz-reference mixed-mode FMCW synthesizer for mm-wave radar application[C]. 2011 IEEE International Solid-State Circuits Conference, San Francisco, USA, 2011: 292–294.
[43]WEYER D, DAYANIK M B, JANG S, et al. A 36.3-to-38.2 GHz− 216 dBc/Hz2 40 nm CMOS fractional-N FMCW chirp synthesizer PLL with a continuous-time bandpass deltasigma time-to-digital converter[C]. 2018 IEEE International Solid-State Circuits Conference, San Francisco, USA, 2018:250–252.
[44]XU Zule, MIYAHARA M, OKADA K, et al. A 3.6 GHz low-noise fractional-N digital PLL using SAR-ADC-based TDC[J]. IEEE Journal of Solid-State Circuits, 2016, 51(10):2345–2356. doi: 10.1109/JSSC.2016.2582854.
[45]NGUYEN H T, LI Sensen, and WANG Hua. 4.6 A mmwave 3-way linear Doherty radiator with multi antenna coupling and on-antenna current-scaling series combiner for deep power back-off efficiency enhancement[C]. 2019 IEEE International Solid-State Circuits Conference, San Francisco, USA, 2019: 84–86.
[46]WANG Fei, LI T W, and WANG Hua. 4.8 A highly linear super-resolution mixed-signal Doherty power amplifier for h i g h-e f f i c i e n c y m m-w a v e 5 G m u l t i-G B/s communications[C]. 2019 IEEE International Solid-State Circuits Conference, San Francisco, USA, 2019: 88–90.
[47]XIONG Liang, LI Tong, YIN Yun, et al. A broadband switched-transformer digital power amplifier for deep backoff efficiency enhancement[C]. 2019 IEEE International Solid-State Circuits Conference, San Francisco, USA, 2019:76–78.
[48]PAEK J S, KIM D, BANG J S, et al. 15.1 An 88%-efficiency supply modulator achieving 1.08 ms/V fast transition and 100 mhz envelope-tracking bandwidth for 5G new radio RF power amplifier[C]. 2019 IEEE International Solid-State Circuits Conference, San Francisco, USA, 2019:238–240.
[49]DABAG H T, HANAFI B, GOLCUK F, et al. Analysis and design of stacked-FET millimeter-wave power amplifiers[J].IEEE Transactions on Microwave Theory and Techniques,2013, 61(4): 1543–1556. doi: 10.1109/TMTT.2013.2247698.
[50]AGAH A, DABAG H, HANAFI B, et al. A 34% PAE,18.6dBm 42-45 GHz stacked power amplifier in 45 nm SOI CMOS[C]. 2012 IEEE Radio Frequency Integrated Circuits Symposium, Montreal, Canada, 2012: 57–60.
[51]KUANG Lixue, CHI Baoyong, JIA Haikun, et al. A 60-GHz CMOS dual-mode power amplifier with efficiency enhancement at low output power[J]. IEEE Transactions on Circuits and Systems II: Express Briefs, 2015, 62(4):352–356. doi: 10.1109/TCSII.2014.2387675.
[52]LARIE A, KERHERVÉ E, MARTINEAU B, et al. 2.10 A 60 GHz 28 nm UTBB FD-SOI CMOS reconfigurable power amplifier with 21% PAE, 18.2 dBm P1 dB and 74 mW PDC[C]. 2015 IEEE International Solid-State Circuits Conference-(ISSCC) Digest of Technical Papers, San Francisco, USA, 2015: 1–3.
[53]ZHAO Dixian and REYNAERT P. A 60-GHz dual-mode class AB power amplifier in 40-nm CMOS[J]. IEEE Journal of Solid-State Circuits, 2013, 48(10): 2323–2337. doi:10.1109/JSSC.2013.2275662.
[54]LAI Jiewei and VALDES-GARCIA A. A 1V 17.9 dBm 60 GHz power amplifier in standard 65 nm CMOS[C]. 2010 IEEE International Solid-State Circuits Conference, San Francisco, USA, 2010: 424–425.
[55]ZHAO Dixian and REYNAERT P. 14.1 A 0.9V 20.9 dBm 22.3%-PAE E-band power amplifier with broadband parallel-series power combiner in 40 nm CMOS[C]. 2014 IEEE International Solid-State Circuits Conference Digest of Technical Papers, San Francisco, USA, 2014: 248–249.
[56]TAI Wei, CARLEY L R, and RICKETTS D S. A 0.7W fully integrated 42 GHz power amplifier with 10% PAE in 0.13 mm SiGe BiCMOS[C]. 2013 IEEE International Solid-State Circuits Conference Digest of Technical Papers, San Francisco, USA, 2013: 142–143.
[57]NGUYEN H T, JUNG D, and WANG Hua. 4.9 A 60GHz CMOS power amplifier with cascaded asymmetric distributed-active-transformer achieving watt-level peak output power with 20.8% PAE and supporting 2Gsym/s 64-QAM modulation[C]. 2019 IEEE International Solid-State Circuits Conference, San Francisco, USA, 2019: 90–92.
[58]CHEN Ying, VAN DER HEIJDEN M P, and LEENAERTS D M W. A 1-Watt Ku-band power amplifier in SiGe with 37.5% PAE[C]. Proceedings of 2016 IEEE Radio Frequency Integrated Circuits Symposium, San Francisco, USA, 2016:324-325.
[59]JIA Haikun, CHI Baoyong, KUANG Lixue, et al. A 77 GHz FMCW radar transmitter with reconfigurable power amplifier in 65 nm CMOS[J]. Microelectronics Journal,2014, 45(7): 898–903. doi: 10.1016/j.mejo.2014.03.004.
[60]HADIPOUR K, GHILIONI A, MAZZANTI A, et al. A 40 GHz to 67 GHz bandwidth 23 dB gain 5.8 dB maximum NF mm-Wave LNA in 28 nm CMOS[C]. 2015 IEEE Radio Frequency Integrated Circuits Symposium, Phoenix, USA,2015: 327–330.
[61]YE Wanxin, MA Kaixue, YEO K S, et al. A 65 nm CMOS Power Amplifier With Peak PAE above 18.9% from 57 to 66 GHz using synthesized transformer-based matching network[J]. IEEE Transactions on Circuits and Systems I:Regular Papers, 2015, 62(10): 2533–2543. doi: 10.1109/TCSI.2015.2476315.
[62]BHAGAVATULA V, ZHANG Tong, SUVARNA A R, et al. An ultra-wideband IF millimeter-wave receiver with a 20 GHz channel bandwidth using gain-equalized transformers[J]. IEEE Journal of Solid-State Circuits, 2016,51(2): 323–331. doi: 10.1109/JSSC.2015.2504411.
[63]LI C H, KUO C N, and KUO M C. A 1.2-V 5.2-mW 20-30-GHz wideband receiver front-end in 0.18-mm CMOS[J].IEEE Transactions on Microwave Theory and Techniques,2012, 60(11): 3502–3512. doi: 10.1109/TMTT.2012.2216285.
[64]JIA Haikun, KUANG Lixue, WANG Zhihua, et al. A Wband injection-locked frequency doubler based on topinjected coupled resonator[J]. IEEE Transactions on Microwave Theory and Techniques, 2016, 64(1): 210–218.doi: 10.1109/TMTT.2015.2498600.
[65]BASSI M, ZHAO Junlei, BEVILACQUA A, et al. A 40-67 GHz Power Amplifier With 13 dBm PSAT and 16% PAE in 28 nm CMOS LP[J]. IEEE Journal of Solid-State Circuits,2015, 50(7): 1618–1628. doi: 10.1109/JSSC.2015.2409295.
[66]VIGILANTE M and REYNAERT P. On the design of wideband transformer-based fourth order matching networks for E-band receivers in 28-nm CMOS[J]. IEEE Journal of Solid-State Circuits, 2017, 52(8): 2071–2082. doi:10.1109/JSSC.2017.2690864.
[67]JIA Haikun, PRAWOTO C C, CHI Baoyong, et al. A full Ka-band power amplifier with 32.9% PAE and 15.3-dBm power in 65-nm CMOS[J]. IEEE Transactions on Circuits and Systems I: Regular Papers, 2018, 65(9): 2657–2668. doi:10.1109/TCSI.2018.2799983.
[68]HASHEMI H, GUAN Xiang, KOMIJANI A, et al. A 24-GHz SiGe phased-array receiver-LO phase-shifting approach[J]. IEEE Transactions on Microwave Theory and Techniques, 2005, 53(2): 614–626. doi: 10.1109/TMTT.2004.841218.
[69]SOWLATI T, SARKAR S, PERUMANA G B, et al. A 60-GHz 144-Element Phased-Array Transceiver for Backhaul Application[J]. IEEE Journal of Solid-State Circuits, 2018,53(12): 3640–3659.
[70]HUANG Dong, ZHANG Li, ZHU Huabing, et al., A 94 GHz 2x2 Phased-Array FMCW Imaging Radar Transceiver with 11dBm Output Power and 10.5 dB NF in 65nm CMOS[C].2019 IEEE Radio Frequency Integrated Circuits Symposium(RFIC), 2019, 47–50. doi: 10.1109/JSSC.2011.2170769.
[71]JANG S, LU Rundao, JEONG J, et al. A 1-GHz 16-element four-beam true-time-delay digital beamformer[J]. IEEE Journal of Solid-State Circuits, 2019, 54(5): 1304–1314. doi:10.1109/JSSC.2019.2894357.
[72]TABESH M, CHEN Jiashu, MARCU C, et al. A 65 nm CMOS 4-element sub-34 mW/element 60 GHz phased-array transceiver[J]. IEEE Journal of Solid-State Circuits, 2011,46(12): 3018–3032. doi: 10.1109/JSSC.2011.2166030.
[73]PELLERANO S, CALLENDER S, SHIN W, et al. 9.7 a scalable 71-to-76 GHz 64-element phased-array transceiver module with 2× 2 direct-conversion IC in 22 nm FinFET CMOS technology[C]. 2019 IEEE International Solid-State Circuits Conference, San Francisco, USA, 2019: 174–176.
[74]SHAHRAMIAN S, HOLYOAK M, SINGH A, et al. A fully integrated scalable W-band phased-array module with integrated antennas, self-alignment and self-test[C]. 2018 IEEE International Solid-State Circuits Conference, San Francisco, USA, 2018: 74–76.
[75]DUNWORTH J D, HOMAYOUN A, KU B H, et al. A 28 GHz Bulk-CMOS dual-polarization phased-array transceiver with 24 channels for 5G user and basestation equipment[C].2018 IEEE International Solid-State Circuits Conference,San Francisco, USA, 2018: 70–72.
[76]张光义, 赵玉洁. 相控阵雷达技术. 北京: 电子工业出版社,2006: 15.
[77]WU H T, TEKLE M, NALLANI C S, et al. Bond wire antenna/feed for operation near 60 GHz[J]. IEEE Transactions on Microwave Theory and Techniques, 2009,57(12): 2966–2972. doi: 10.1109/TMTT.2009.2033836.
[78]JOHANNSEN U and SMOLDERS A B. On the yield of millimeter-wave bond-wire-antennas in high volume production[J]. IEEE Transactions on Antennas and Propagation, 2013, 61(8): 4363–4366. doi: 10.1109/TAP.2013.2259456.
[79]JAMESON S and SOCHER E. A wide-band CMOS to waveguide transition at mm-wave frequencies with wirebonds[J]. IEEE Transactions on Microwave Theory and Techniques, 2015, 63(9): 2741–2750. doi: 10.1109/TMTT.2015.2461160.
[80]KAWASAKI K, AKIYAMA Y, KOMORI K, et al. A millimeter-wave intra-connect solution[J]. IEEE Journal of Solid-State Circuits, 2010, 45(12): 2655–2666. doi:10.1109/JSSC.2010.2077130.
[81]LI C H, KO C L, KUO C N, et al. A low-cost DC-to-84-GHz broadband bondwire interconnect for SoP heterogeneous system integration[J]. IEEE Transactions on Microwave Theory and Techniques, 2013, 61(12):4345–4352. doi: 10.1109/TMTT.2013.2281966.
[82]HEINRICH W. The flip-chip approach for millimeter wave packaging[J]. IEEE Microwave Magazine, 2005, 6(3): 36–45.doi: 10.1109/MMW.2005.1511912.
[83]JENTZSCH A and HEINRICH W. Theory and measurements of flip-chip interconnects for frequencies up to 100 GHz[J]. IEEE Transactions on Microwave Theory and Techniques, 2001, 49(5): 871–878. doi: 10.1109/22.920143.
[84]AL HENAWY M and SCHNEIDER M. Integrated antennas in eWLB packages for 77 GHz and 79 GHz automotive radar sensors[C]. The 8th European Radar Conference,Manchester, UK, 2011: 424–427.
[85]HASCH J, WOSTRADOWSKI U, GAIER S, et al. 77 GHz radar transceiver with dual integrated antenna elements[C].2010 German Microwave Conference Digest of Papers,Berlin, Germany, 2010: 280–283.
[86]YANG Yang and BLUM R S. Minimax robust MIMO radar waveform design[J]. IEEE Journal of Selected Topics in Signal Processing, 2007, 1(1): 147–155. doi: 10.1109/JSTSP.2007.897056.
[87]DE MAIO A and LOPS M. Design principles of MIMO radar detectors[J]. IEEE transactions on Aerospace and Electronic Systems, 2007, 43(3): 886–898. doi: 10.1109/TAES.2007.4383581.
[88]FUHRMANN D R and ANTONIO G A. Transmit beamforming for MIMO radar systems using signal crosscorrelation[J]. IEEE Transactions on Aerospace and Electronic Systems, 2008, 44(1): 171–186. doi: 10.1109/TAES.2008.4516997.
[89]STOICA P, LI Jian, and XIE Yao. On probing signal design for MIMO radar[J]. IEEE Transactions on Signal Processing, 2007, 55(8): 4151–4161. doi: 10.1109/TSP.2007.894398.
[90]BLEH D, RÖSCH M, KURI M, et al. W-band time-domain multiplexing FMCW MIMO radar for far-field 3-D imaging[J]. IEEE Transactions on Microwave Theory and Techniques, 2017, 65(9): 3474–3484. doi: 10.1109/TMTT.2017.2661742.
[91]GANIS A, NAVARRO E M, SCHOENLINNER B, et al. A portable 3-D imaging FMCW MIMO radar demonstrator with a 24×24 antenna array for medium-range applications[J]. IEEE Transactions on Geoscience and Remote Sensing, 2018, 56(1): 298–312. doi: 10.1109/TGRS.2017.2746739.
[92]DÜRDODT C, FRIEDRICH M, GREWING C, et al. A low-if RX two-point SΔ-modulation TX CMOS single-chip Bluetooth solution[J]. IEEE Transactions on Microwave Theory and Techniques, 2001, 49(9): 1531–1537. doi:10.1109/22.942563.
[93]XU Ni, RHEE W, and WANG Zhihua. A hybrid loop twopoint modulator without DCO nonlinearity calibration by utilizing 1 bit high-pass modulation[J]. IEEE Journal of Solid-State Circuits, 2014, 49(10): 2172–2186. doi:10.1109/JSSC.2014.2345021.
[94]MARKULIC N, RACZKOWSKI K, MARTENS E, et al. A DTC-based subsampling PLL capable of self-calibrated fractional synthesis and two-point modulation[J]. IEEE Journal of Solid-State Circuits, 2016, 51(12): 3078–3092.doi: 10.1109/JSSC.2016.2596766.
The Status and Trends of Silicon-based Millimeter-wave Radar SoCs
JIA Haikun CHI Baoyong
(Institution of Microelectronics, Tsinghua University, Beijing 100084, China)
Abstract: The millimeter wave radar is robust against various environments such as rain, fog, snow. It has huge potentials in applications such as automotive radars, intelligent robots. At the same time, the rapid development of silicon technology improves the cut off frequency of the transistor, which make it possible to implement low cost millimeter wave radar SoCs in silicon. Recently a lot of research is dedicated to improve the performance of the silicon based millimeter wave SoCs from both system level and key building blocks level.The current research status and future trends of the silicon based millimeter wave radar SoCs are reviewed in this paper.
Key words: Millimeter-Wave Radar; Silicon; SoCs
中图分类号：TN958; TN43
文献标识码：A
文章编号：1009-5896(2020)01-0173-18
DOI: 10.11999/JEIT190666
收稿日期：2019-09-02；改回日期：2019-12-04；网络出版：2019-12-10
*通信作者： 池保勇 chibylxc@tsinghua.edu.cn
基金项目：北京市科技计划(Z191100007519005)
Foundation Item: Beijing Science and Technology Program of China (Z191100007519005)
贾海昆：男，1987年生，助理教授，研究方向为毫米波集成电路设计.
池保勇：男，1976年生，教授，研究方向为射频与毫米波集成电路设计.