东大20年9月补考《数字电子技术基础X》作业考核线上

奥鹏网院作业

东大20年9月补考《数字电子技术基础X》作业考核线上
东北大学继续教育学院
数字电子技术基础X试卷（作业考核线上2）B卷（共6页）
总分
题号
一
二
三
四
五
六
七
八
九
十
得分
一、。在备选答案中选出一个正确答案，并将所选答题填入下表。（70分）
题号
14
58
912
答案
题号
1316
1720
2124
答案
题号
2528
2932
3335
答案
01、表示一位十六进制数需要二进制数的位数为：
A.１位B.２位C.４位D.16位
02．十进制数25用8421BCD码表示为：
　A.10101B.00100101C.100101D.10101
03．与十进制数（53.5）10等值的数或代码为：
　A.(01010011.0101)8421BCDB.(35.8)16C.(110101.1)2D.(65.4)8
04.当逻辑函数有n个变量时，变量取值组合共有：
A.nB.2nC.n2D.2n
05．欲使D触发器按Qn+1=n工作，应使输入D=
　　A.0B.1C.QD.
06．多谐振荡器可产生：
　A.正弦波B.矩形脉冲C.三角波D.锯齿波
07.一个16选一的数据选择器，其地址输入（选择控制输入）端个数为：
A.1B.2C.4D.16
08．下列逻辑电路中为时序逻辑电路的是
A.变量译码器B.加法器C.数码寄存器D.数据选择器
09、图11所示电路，输出F为：
A、ABB、A+BC、A⊙BD、A÷B
10、图12所示电路，输出F为：
A、A⊙BB、ABC、A+BD、A÷B
11、图13电路为NMOS：
A、与非门B、异或门C、与或非门D、或非门
12、图14所示电路，当EN=1时：
A、M为输入N为输出B、N为输入M为输出
C、N为输入EN为输出D、M为输入EN为输出
13、图15所示TTL电路，A=0则Y1=
A．A+VCCB．AC．1D．0
14、图16所示TTL电路，Y2=
A．A+VCCB．1C．0D．A
15、图17所示TTL电路，当1、2端都加低电平（逻辑0）时Qn+1=
A．Qn+1B．0C．QnD．1
16、若将图17所示电路构成D触发器，应将
A．1、3端相连、2、4端相连并将2端作为D输入端
B．1、5端相连、2、4端相连并将5端作为D输入端
C．1、3端相连、2、6端相连并将6端作为D输入端
D．2、4端相连、1、3端相连并将1端作为D输入端
17、图18所示电路，该电路产生波形的周期为
A、0.7(R1+R2)CB、1.1(R1+2R2)C
C、0.7(R1+2R2)CD、0.8(R1+R2)C
18、单稳态触发器用途之一是
A、自动产生方波B、用做比较器C、定时D、自动产生三角波
19、用RAM2114（10244位）构成40968位RAM，需
A、4片；B、8片；C、24片；D、12片
20、用户对ROM编程后觉得不满意，还要改写，应选用：
A、固定ROMB、E2PROMC、PPROMD、PRAM
21、图22所示电路，D3D2D1D0=0000，B加高电平，
C与A相连所构成的加法计数器是
A、10进制B、5进制C、11进制D、6进制
22、22所示电路，D3D2D1D0=0010，A加高电平，C与B相连所构成的加法计数器是
A、10进制B、8进制C、6进制D、9进制
23、22所示电路，D3D2D1D0=0010，B加高电平，C与A相连所构成的加法计数器是
A、10进制B、9进制C、6进制D、8进制
24、22所示电路，D3D2D1D0=1000，A加高电平，C与B相连所构成的加法计数器是
A、10进制B、3进制C、6进制D、12进制
25、22所示电路，D3D2D1D0=1000，B加高电平，C与A相连所构成的加法计数器是
A、10进制B、3进制C、6进制D、12进制
26、图23所示电路为
A异步时序电路B同步时序电路C同步组合电路D异步组合电路
27、图23所示电路，FF0和FF1都为
A、下降沿触发B、上升沿触发C、高电平触发D、低电平触发
28、图23所示电路，Q0n+1=
29、图23所示电路，Q1n+1=
A、Q0nQ1nB、Q0n+Q1nC、Q0n⊕Q1nD、Q0n⊙Q1n
30、图23所示电路，F=
A、Q0nQ1nB、Q0n+Q1nC、Q0n⊕Q1nD、Q0n⊙Q1n
31、图23所示电路，其状态转换图为
32、图23所示电路的逻辑功能为
A、4进制减法计数器B、4进制加法计数器
C、6进制加法计数器D、8进制减法计数器
33、图24所示可变进制加法计数器电路，当MN=00时该加法计数器为
A11进制加法计数器B10进制加法计数器
C12进制加法计数器D13进制加法计数器
34、图24所示可变进制加法计数器电路，当MN=01时该加法计数器为
A、13进制加法计数器B、12进制加法计数器
C、14进制加法计数器D、11进制加法计数器
35、图24所示可变进制加法计数器电路，当MN=11时该加法计数器为
A、14进制加法计数器B、12进制加法计数器
C、11进制加法计数器D、13进制加法计数器
二、试用卡诺图化简下列逻辑函数（10分）
三、（10分）试用图3所示输出低电平有效的3线8线译码器和逻辑门设计一组合电路。该电路输入X，输出F均为三位二进制数。二者之间关系如下：
2≤X≤6时F=X+1X&lt2时F=1X&gt6时F=0
四、（10分）试用图4所示74161电路和必要的门构成一个12进制计数器。
　学习中心：院校学号：姓名
1
课程名称数字电子技术基础X