川大201909学期数字电子技术作业（随机题目）
201909学期数字电子技术
题量： 100满分： 100 分创建者：课程管理员截止时间：2021-03-31 23:59
一.单选题（共70题,70.0分）
1
的最小项为( )。
A
B
C
D
2
设计一个4输入的二进制码奇校验电路,需要( )个异或门。
A3
B2
C4
D5
3
处理( )的电子电路是数字电路。
A时间和幅值上离散的信号
B时间和幅值上连续变化的信号
C交流电压信号
D交流电流信号
4
用触发器设计电路,产生下图所示输出波形。每一个Z1和Z2的周期内,可以等分为( )段时间间隔相等的状态,需要电路有( )个状态来实现。
A4,4
B2,2
C4,2
D3,2
5
利用ROM实现四位二进制码到四位格雷码的转换,则该ROM的地址线有( )根,数据线有4根。
A4
B2
C8
D10
6
下列四个数中,与十进制数(163)D不相等的是( )。
A
(A3)H
B
(10100011)B
C
(000101100011)8421BCD
D
(203)O
7
将256×1位ROM扩展为1024×4位ROM,需要256×1位ROM( )片。
A16
B4
C8
D32
8
( )时,“或非”运算的结果是逻辑0。
A只要任一输入为1
B只有当全部输入是1
C当全部输入是0
D只要任一输入为0
9
逻辑式 的反函数是( )。
A
B
C
D
10
设计同步时序电路时,如果电路的状态数为M,选择触发器的数目为N,则两者的关系为( )。
A2N-1N
BM≥2N
C(N-1)22
DM≥N2
11
以下关于锁存器和触发器描述正确的是( )。
A锁存器是脉冲电平敏感器件,触发器是脉冲边沿敏感器件
B锁存器和触发器都是脉冲电平敏感器件
C锁存器和触发器都是脉冲边沿敏感器件
D锁存器是脉冲边沿敏感器件,触发器是脉冲电平敏感器件
12
要改变触发器的状态,必须有CP脉冲的配合。( )
A正确
B错误
13
单稳态触发器的暂稳态时间与输入触发脉冲宽度成正比。( )
A正确
B错误
14
若译码-驱动器输出有效电平为高电平,则显示器应选用( )。
A共阴极显示器
B共阳极显示器
C都可以
D都不可以
15
已知一个数字电路的逻辑功能是计算2位二进制数的平方,其真值表如下,其中输入信号为 X(X1,X0) 输出信号为 Y(Y3 ,Y2 ,Y1,Y0) ,则根据真值表所得到的方程正确的是:( )。
AY1=0
BY2=0
CY3=0
DY0=0
16
逻辑函数 的最简与或式是( )。
A
BA
CAB+C
DAB+CD
17
实现两个四位二进制数相乘的组合电路,应有( )个输出函数。
A8
B9
C10
D11
18
将十六进制数 (36.D)H 转换成十进制数是( )D 。
A54.8125
B36.13
C54.13
D36.8125
19
用四选一数据选择器实现函数Y=,应使( )。
AD0=D1=0,D2=D3=1
BD0=D2=1,D1=D3=0
CD0=D2=0,D1=D3=1
DD0=D1=1,D2=D3=0
20
TTL 逻辑门中与CMOS逻辑门的OD门对应的是( )。
AOC门
BOD门
CTG门
DTSL门
21
用4选1数据选择器实现逻辑函数 ,A1,A0从地址端S1,S0输入,数据端应输入( )。
AD0=D2=0,D1=D3=1
BD0=D2=1,D1=D3=0
CD0=D1=0,D2=D3=1
DD0=D1=1,D2=D3=0
22
方波信号的占空比是( )%。
A50
B10
C90
D75
23
门电路具有多个输入端和多个输出端。( )
A正确
B错误
24
以下表达式中符合逻辑运算法则的是( )。
AA+1=1
BC·C=C2
CA+A=2A
D0<1
25
二进制数1001和二进制代码1001都表示十进制数9。( )
A正确
B错误
26
对典型集成计数器74LVC161,下列说法错误的是( )。
A采用异步置数
B是4位二进制加计数器
C采用异步清零
D可以通过级联扩展计数容量
27
16选1的数据选择器,其地址输入端(选择控制端)有( )个。
A4个
B3个
C2个
D1个
28
用 n个触发器构成计数器,可得到的最大计数容量为( )。
A2n-1
B2n-1
C2n
Dn2
29
下列Verilog HDL程序所描述的电路是( )。
module MED(Q, DATA,CLK)
input DATA,CLK;
output Q;
reg Q;
always @ (posedge CLK)
begin
Q<= DATA;
end
endmodule
AD触发器
BT触发器
CT′触发器
D计数器
30
如图所示同步时序电路的初始状态为00,以下三个选项中分别是Q0、Q1和输出Z 对应于 的波形图,其中不正确的是( )。
A
B
C
31
以下电路中常用于总线应用的有( )。
AOC门
BTSL门
C漏极开路门
DCMOS与非门
32
555定时器不可以组成( )。
AJK触发器
B单稳态触发器
C施密特触发器
D多谐振荡器
33
74290集成计数器芯片的初始状态为Q3Q2Q1Q0=1001,经过6个CP脉冲后,计数器的状态为( )。
A0000
B0011
C0100
D0101
34
两个状态等价的条件是在相同的输入条件下具有相同的输出和相同的次态。( )
A正确
B错误
35
FPGA是指( )。
A现场可编程门阵列
B可编程逻辑阵列
C只读存储器
D随机读取存储器
36
关于555定时器的阈值电压说法正确的是( )。
A不加控制电压 时,默认是 和
B可以通过加控制电压 改变成 和
C固定不变
D不加控制电压 时,默认是 和
37
在下图所示电路中,不能构成T 触发器逻辑功能的电路是( )。
A
B
C
D
38
用3/8线译码器74HC138构成6/64线译码器时,需要( )片74HC138。
A9
B7
C8
D10
39
图(a)、图(b)两个逻辑符号( )。
A图(a)是D触发器,图(b)是D锁存器
B图(a)是D锁存器,图(b)是D触发器
C表示的电路工作情况完全相同
D表示的电路逻辑功能不同
40
4位移位寄存器,现态 Q0Q1Q2Q3 为1100,经左移1位后其次态 Q0Q1Q2Q3 为( )。
A1000或1001
B0110或1110
C0011或1011
D0011或1111
41
将一个时间上连续变化的模拟量转换为时间上断续(离散)的模拟量的过程称为( )。
A取样
B保持
C量化
D编码
42
用两片4位比较器74HC85串联接成8位数值比较器时,低位片中的IA、IA=B、IA>B所接的电平应为( )。
A010
B110
C100
D111
43
对下图所示电路的描述,错误的是( )。
A电路不能自启动
B电路是异步时序逻辑电路
C电路是加计数器
D电路构成的是模16的计数器
44
下面几种A/D转换器中,工作速度最高的是( )。
A并行比较型ADC
B逐次比较型ADC
C双积分型ADC
D间接型ADC
45
JK触发器只要J,K端同时为1,则一定引起状态翻转。( )
A正确
B错误
46
1、阻塞性赋值运算符为( )。
A=
B<=
C=>
D==
47
转换精度和转换速度是衡量A/D、D/A转换器性能优劣的主要指标。( )
A正确
B错误
48
某电路如下图所示,输出逻辑表达式为( )。
A
B
C
D
49
下列表达式中不存在竞争冒险的是( )。
A
B
C
D
50
已知 ,则 = ( )。
A
B
C
D
51
图示电路实现的逻辑函数是( )。
A
B
C
D
52
对于门控D 锁存器来说,在( ),输出端Q 总是等于输入的数据D 。
A使能脉冲有效期间
B使能脉冲之前
C使能脉冲之后的瞬间
D任何时候
53
电路由TTL门电路组成，F的逻辑表达式是（ ）。
1.png
A
1.png
B
2.png
C
3.png
D
4.png
54
将二进制数 (1101.101)B 转换成八进制数是( )O 。
A15.5
B61.5
C13.25
D13.625
55
十进制数25用8421BCD码表示为( )。
A10 101
B0010 0101
C100101
D10101
56
下图电路的逻辑功能为（ ）
c.png
A
1.png
B
2.png
C
3.png
D
4.png
57
已知某触发器的状态转换图，此触发器的特性方程为（ ）
V.jpg
A
1.png
B
2.png
C
3.png
D
4.png
58
F=AB+CD 的真值表中,F=1 的状态有( )。
A7个
B4个
C8个
D2个
59
D/A转换器的位数越多,转换精度越高。( )
A正确
B错误
60
已知函数L(A,B,C,D)的卡诺图如图所示,则函数L的最简与-或表达式为( )。
A
B
C
D
61
图示SR锁存器为( )的SR锁存器。
A使能信号 低电平有效,输入信号S、R高电平有效
B使能信号 高电平有效,输入信号S、R高电平有效
C使能信号 低电平有效,输入信号S、R低电平有效
D使能信号 无效,输入信号S、R高电平有效
62
8线-3线优先编码器74LS148的优先编码顺序是 ,输出为 。输入输出均为低电平有效。当输入 为11010101时,输出 为( )。
A010
B101
C111
D000
63
一个n 位A/D转换器的分辨率可以表示为( )。
An
Bn-1
C1/n
D
64
有一组代码需暂时存放,应选用( )。
A计数器
B编码器
C触发器
D寄存器
65
用3/8译码器74HC138构成的电路如图所示,电路的逻辑功能是( )。
A判偶电路
B判一致电路
C多数表决器
D代码转换电路
66
标准与或式是由( )构成的逻辑表达式。
A最小项相或
B与项相或
C最大项相与
D或项相与
67
某同步时序电路的状态转换图如右,该时序电路是:( )
A同步四进制计数器
B同步六进制计数器
C同步八进制计数器
D同步五进制计数器
68
对于异或门下列等式错误的是( )。
A
B
C
D
69
如果规定只能使用非门和2输入与非门来实现 L=AB+AC,则正确的逻辑图是( )。
A
B
C
D
70
256×1位ROM地址线有( )条。
A8
B16
C32
D10
二.填空题（共1题,1.0分）
1
设主从JK触发器的初始状态为0,CP、J、K信号如图所示,其正确的触发器Q端的波形____。
B
A
D
C
第一空：
三.判断题（共28题,28.0分）
1
实现两个一位二进制数和来自低位的进位相加的电路叫全加器?
2
在A/D 转换过程中,必然会出现量化误差?
3
利用施密特触发器对信号进行整形时,整形前和整形后信号的周期相同?
4
实现多输出组合逻辑电路时,通过共享相同乘积项,可以减少逻辑门数目?
5
若两个函数具有相同的真值表,则这两个逻辑函数必然相等?
6
数字电路中最基本的运算电路是减法器?
7
功耗是门电路重要参数之一。功耗有静态和动态之分。所谓静态功耗是指电路输出没有状态转换时的功耗。而电路在输出发生状态转换时的功耗称为动态功耗?
8
数字电路可分为组合逻辑电路和时序逻辑电路?
9
逻辑代数里的变量取值只有0、1两种?
10
用卡诺图化简逻辑函数,得到的最简与或式可能不是唯一的?
11
在TTL门电路中,输入端悬空、开路和接高平逻辑等效?
12
逻辑函数欲用与非门实现时,应变换成与非与非表达式;逻辑函数欲用或非门实现时,应变换成或非或非表达式?
13
EDA技术使硬件设计软件化?
14
传输延迟时间是表征门电路开关速度的参数,它说明门电路在输入脉冲波形的作用下,其输出波形相对于输入波形延迟了多长时间,其数值与电源电压VDD及负载电容的大小有关?
15
典型集成计数器74HC390是模可变的计数器?
16
对同一逻辑电路,无论采用正逻辑体制还是采用负逻辑体制,其逻辑功能都是一样的?
17
当2个或2个以上的输入同时为有效信号时,优先编码器将只对优先级别高的输入信号进行编码?
18
下图所示D 锁存器,只有当使能端E =1时,输入端D 的值才会影响到Q 的状态?
19
分析同步时序电路是为了确定在时钟CP控制下,电路输出信号和状态转换的规律?
20
MOS型集成逻辑门有CMOS、NMOS、PMOS,双极型集成逻辑门主要有TTL和ECL,混合型集成逻辑门有BiCMOS?
21
D/A转换过程中的非线性误差是可以消除的?
22
当A=D时,为D触发器的状态图?
23
T触发器的下一状态与T输入信号保持一致?
24
在Verilog HDL程序中,如果没有说明输入、输出变量的数据类型,则默认是wire型变量?
25
由与非门构成的基本SR锁存器如图所示,在 ,将使锁存器进入置位状态?
26
二值数字逻辑0、逻辑1只表示两种对立的逻辑状态,不表示数量的大小?
27
TTL 逻辑门电路是采用双极型三极管作为开关元件的数字集成电路?
28
CPLD是一种可编程的大规模集成电路?
四.简答题（共1题,1.0分）
1
已知74LS04的参数为:
填写答案
页:
[1]