电子科技大学18秋《EDA技术》在线作业2资料

网院作业

18秋《EDA技术》在线作业2

电科大作业答案

一、单选题：
1. 字符串型文字O“1234”的长度为___________。
    A. 12
    B. 4
    C. 8
    D. 16
    正确答案:——A——
2. 使用STD_LOGIG_1164使用的数据类型时（）。
    A. 可以直接调用
    B. 必须在库和包集合中声明    奥鹏答案

    C. 必须在实体中声明
    D. 必须在结构体中声明
    正确答案:——B——
3. 国际上生产FPGA/CPLD的三家主流公司为
    A. Altera、Xilinx、Lattice公司
    B. Altera、Marax、Lattice公司
    C. IBM、Xilinx、Lattice公司
    D. Altera、Xilinx、AD公司
    正确答案:——A——
4. 下列关于变量的说法正确的是（）。
    A. 变量是一个局部量，它只能在进程和子程序中使用。
    B. 变量的赋值不是立即发生的，它需要有一个δ延时。
    C. 在进程的敏感信号表中，既可以使用信号，也可以使用变量。
    D. 变量赋值的一般表达式为：目标变量名<=表达式。
    正确答案:————
5. 在VHDL中，用语句_____表示clock的下降沿
    A. clock’EVENT
    B. clock’EVENT?AND?clock=’1’
    C. clock=’0’
    D. clock’EVENT?AND?clock=’0’
    正确答案:————
6. 在VHDL中，()不能将信息带出对它定义的当前设计单元。
    A. 信号
    B. 常量
    C. 数据
    D. 变量
    正确答案:————
7. 执行下列语句后Q的值等于（）。\n??\nSIGNALE:STD_LOGIC_VECTOR(2TO5);\nSIGNALQ:STD_LOGIC_VECTOR(9DOWNTO2);\n??\nE<=(2=>’0’,4=>’0’,OTHERS=>’1’);\nQ<=(2=>E(2),4=>E(3),5=>’1’,7=>E(5),OTHERS=>E(4));\n??
    A. “11011011”
    B. “00110100”
    C. “11011001”
    D. “00101100”
    正确答案:————
8. 下列关于CASE语句的说法不正确的是
    A. 条件句中的选择值或标识符所代表的值必须在表达式的取值范围内。
    B. CASE语句中必须要有WHENOTHERS=>NULL；语句。
    C. CASE语句中的选择值只能出现一次，且不允许有相同的选择值的条件语句出现。
    D. CASE语句执行必须选中，且只能选中所列条件语句中的一条。
    正确答案:————
9. 在QuartusII中，新建时序波形文件时应选择（）。
    A. Editorfie
    B. GraphicEditorfile
    C. TextEditorfile
    D. Vectorwaveformfile
    正确答案:————
10. 一般把EDA技术的发展分为()个阶段。
    A. 5
    B. 4
    C. 3
    D. 2
    正确答案:————
11. MAXPLUSSII中编译VHDL源程序时，要求（）。
    A. 文件名和实体可不同名
    B. 文件名和实体名无关
    C. 文件名和实体名要相同
    D. 不确定
    正确答案:————
12. 在VHDL语言中，下列对时钟边沿检测描述中，错误的是
    A. ifclk’eventandclk=‘1’then
    B. iffalling_edge(clk)then
    C. ifclk’eventandclk=‘0’then
    D. ifclk’stableandnotclk=‘1’then
    正确答案:————
13. EAB中RAM的大小可灵活配置，AlteraFLEX10K系列器件中的EAB作RAM用时，有哪几种配置模式
    A. 512x8，1024x4，2048x2，4096x1
    B. 256x8，512x4，1024x2，2048x1
    C. 256x4，512x2，1024x1
    D. 256x16，512x8，1024x4，2048x2
    正确答案:————
14. VHDL常用的库是
    A. IEEE
    B. STD
    C. WORK
    D. PACKAGE
    正确答案:————
15. 请在下例的语句中选择所需的符号____。signala,b,c:std_logic;c____a＋bafter10ns;
    A. :＝
    B. <＝
    C. ＝＝
    D. ＝
    正确答案:————
16. 在VHDL中，用语句()表示检测clock的上升沿。
    A. clock'EVENT
    B. clock'EVENTANDclock='1'
    C. Clok='0'
    D. clock'EVENTANDclock='0'
    正确答案:————
17. 根据VHDL语法规则，下面哪个标识符是非法的标识符
    A. not—Ack
    B. constant
    C. FFT_1024_1
    D. state0
    正确答案:————
18. 在元件例化语句中，用_______符号实现名称映射，将例化元件端口声明语句中的信号与PORTMAP（）中的信号名关联起来。
    A. =
    B. :=
    C. <=
    D. =>
    正确答案:————
19. 下面哪个说法是错误的
    A. 进程语句与进程语句之间是并行执行的，进程语句内部是顺序执行的
    B. 进程语句是可以嵌套使用的
    C. 块语句与块语句之间是并行执行的，块语句内部也是并行执行的
    D. 块语句是可以嵌套使用的
    正确答案:————
20. 下面哪种语句不是并行语句
    A. wait语句
    B. process语句
    C. 块语句
    D. 生成语句
    正确答案:————
奥鹏作业答案