A. F=AB+C
B. F=A+BC
C. F=CBA
D. F=A+B+C
2.组合逻辑电路消除竞争冒险的方法有（）。
A. 修改逻辑设计
B. 在输出端接入缓冲电路
C. 后级加缓冲电路
D. 屏蔽输入信号的尖峰干扰
3.用或非门构成的基本RS触发器的所谓“状态不定”是指在RS两端同时加信号（）。
A. R=0，S=0
B. R=0，S=1
C. R=1，S=0
D. R=1，S=1
4.用555定时器组成施密特触发器，当输入控制端CO外接10V电压时，回差电压为（）。
A. 3.3V
B. 5V
C. 6.6V
D. 10V
5.逻辑与非门的输入/输出逻辑关系为（）。
A. 有0出0，全1出1
B. 有0出1，全1出0
C. 相同出0，不同出1
D. 有1出0，全0出1
6.逐次逼近型A/D转换器转换开始时，首先应将（）。
A. 移位寄存器最高位置1
B. 移位寄存器的最低位置1
C. 移位寄存器的所有位均置1
D. 移位寄存器的所有位均置0
7.欲使边沿JK触发器构成T’触发器，则只要使（）。
A. JK=01
B. JK=11
C. JK=10
D. JK=00
转载请注明易百网www.openhelp100.com
8.对于TTL与非门闲置输入端的处理，不可以（）。
A. 接电源
B. 通过电阻33kΩ接电源
C. 接地
D. 与有用输入端并联
9.n位的二进制加法计数器，能计数的最大十进制数是（）。
A. 10
B. 2n1
C. n
D. n1
10.灌电流负载是门电路输出为（）电平时的负载。
A. 高
B. 低
C. 悬空
D. 零
二、多选题（共 10 道试题，共 30 分。）V 1.构成移位寄存器可以采用的触发器有（）。
A. RS型
B. JK型
C. 主从型
D. 同步型
BC
2.根据不同需要，在集成计数器芯片的基础上，通过采用（）方法可以实现任意进制的计数器。
A. 反馈归零法
B. 预置数法
C. 进位输出置最小数法
D. 进位输出置最大数法
BC
3.一种进位计数制包含两个基本因素（）。
A. 数制
B. 码制
C. 基数
D. 位权
D
4.下列那种是描述时序电路逻辑功能的方法（）。
A. 逻辑方程组
B. 状态图
C. 电路图
D. 时序图
BD
5.555定时器可以组成（）。
A. 多谐振荡器
B. 单稳态触发器
C. 施密特触发器
D. JK触发器
BC
6.脉冲整形电路有（）。
A. 多谐振荡器
B. 单稳态触发器
C. 施密特触发器
D. 555定时器
C
7.晶体管作为开关使用，指它的工作状态处于（）。
A. 饱和导通
B. 截止
C. 关闭
D. 暂停
B
8.数字系统的优点有（）。
A. 较大的动态范围
B. 可预先决定精度
C. 可靠性高
D. 对温度变化敏感性低
BCD
9.以下电路中实现“线与”功能的有（）。
A. 与非门
B. 三态输出门
C. 集电极开路门
D. 漏极开路门
D
10.三态输出门的输出状态为（）。
A. 高电平
B. 低电平
C. 高阻
D. 低阻
BC
三、判断题（共 20 道试题，共 40 分。）V 1.单稳态触发器的主要应用为：定时、延时、整形。
A. 错误
B. 正确
2.卡诺图不适合于变量个数较多的逻辑函数表达式的化简。
A. 错误
B. 正确
3.任何逻辑函数都可以表示成最简最小项之和的形式，而且对某一个逻辑函数来说，这种表示形式只有一个。
A. 错误
B. 正确
4.真值表和最小项之和表达式对一个逻辑函数来说不是唯一的。
A. 错误
B. 正确
5.在逻辑电路中，状态赋值时用1表示高电平，用0表示低电平，则为正逻辑；反之，用0表示高电平，用1表示低电平，则为负逻辑。
A. 错误
B. 正确
6.n个变量一共有2的n次方个最小值。
A. 错误
B. 正确
7.影响二极管的开关速度的主要因素是反向恢复时间，而开通时间常可忽略不计。
A. 错误
B. 正确
8.一个译码器配以适当的门电路可实现多个逻辑函数，但是逻辑函数中的自变量个数不能多于译码器输入二进制代码的位数。
A. 错误
B. 正确
9.DAC的分辨率就是当输入数字信号最低位变化1时，输出模拟电压的变化量。
A. 错误
B. 正确
10.异步计数器的优点是结构简单，缺点是速度慢。
A. 错误
B. 正确
11.在逻辑代数中，不管是变量还是函数，它们只有0和1两个取值，且表示数量的大小。
A. 错误
B. 正确
12.异步计数器的优点是结构简单，缺点是速度慢。
A. 错误
B. 正确
13.主从式触发器的一次性翻转问题，是由于将输出状态反馈到输入端，从而使主锁存器的输出不能任意变化而引起的。
A. 错误
B. 正确
14.三态门的典型用途就是能够实现用总线传输几个不同的数据或控制信号。
A. 错误
B. 正确
15.利用卡诺图化简非完全描述逻辑函数更方便。
A. 错误
B. 正确
16.CMOS集成门电路是当前组合逻辑电路的基本逻辑单元。
A. 错误
B. 正确
17.环形振荡器输出矩形方波，可用作数字电路中的信号源。
A. 错误
B. 正确
18.函数值没有被完全定义的逻辑函数，就叫做非完全描述逻辑函数。
A. 错误
B. 正确
19.任何逻辑函数都可以表示成最简最小项之和的形式，而且对某一个逻辑函数来说，这种表示形式只有一个。
A. 错误
B. 正确
20.实现触发器的功能转换，有两种方法，即状态方程法和驱动表法。
A. 错误
B. 正确
一、单选题（共 10 道试题，共 30 分。）V 1.用555定时器组成施密特触发器，当输入控制端CO外接10V电压时，回差电压为（）。
A. 3.3V
B. 5V
C. 6.6V
D. 10V
2.对于TTL与非门闲置输入端的处理，不可以（）。
A. 接电源
B. 通过电阻33kΩ接电源
C. 接地
D. 与有用输入端并联
3.灌电流负载是门电路输出为（）电平时的负载。
A. 高
B. 低
C. 悬空
D. 零
4.欲使边沿JK触发器构成T’触发器，则只要使（）。
A. JK=01
B. JK=11
C. JK=10
D. JK=00
5.设计一个十进制计数器，需要的触发器个数至少为（）。
A. 4个
B. 5个
C. 6个
D. 7个
6.接通电源电压就能输出矩形波形的电路是（）。
A. 单稳态触发器
B. 施密特触发器
C. Ｄ触发器
D. 多谐振荡器
7.多谐振荡器（）。
A. 有两个稳态
B. 有一个稳态
C. 没有稳态
D. 不能确定
8.8位移位寄存器，串行输入时经过（）个脉冲后，8位数码全部移入寄存器中。
A. 1
B. 2
C. 4
D. 8
9.逐次逼近型A/D转换器转换开始时，首先应将（）。
A. 移位寄存器最高位置1
B. 移位寄存器的最低位置1
C. 移位寄存器的所有位均置1
D. 移位寄存器的所有位均置0
10.当与门输入信号A、B的输入顺序为（）变化时，将可能出现竞争冒险。
A. 00→01→11→10
B. 00→01→10→11
C. 00→10→11→01
D. 11→10→00→01
二、多选题（共 10 道试题，共 30 分。）V 1.数字系统的优点有（）。
A. 较大的动态范围
B. 可预先决定精度
C. 可靠性高
D. 对温度变化敏感性低
BCD
2.触发器的特点是（）。
A. 在输入信号作用下稳态不变
B. 具有一个稳态
C. 具有两个稳态
D. 在输入信号作用下两个稳态可以相互转换
D
3.CMOS数字集成电路与TTL数字集成电路相比突出的优点是（）。
A. 微功耗
B. 高速度
C. 高抗干扰能力
D. 电源范围宽
CD
4.下列那种是描述时序电路逻辑功能的方法（）。
A. 逻辑方程组
B. 状态图
C. 电路图
D. 时序图
BD
5.下列触发器中，克服了空翻现象的有（）。
A. 边沿D触发器
B. 主从RS触发器
C. 同步RS触发器
D. 主从JK触发器
BD
6.TTL电路在正逻辑系统中，以下相当于输入逻辑“1”的是（）。
A. 悬空
B. 通过电阻2.7kΩ接电源
C. 通过电阻2.7kΩ接地
D. 通过电阻510Ω接地
BC
7.以下电路中实现“线与”功能的有（）。
A. 与非门
B. 三态输出门
C. 集电极开路门
D. 漏极开路门
D
8.逻辑函数的表示方法有（）。
A. 真值表
B. 逻辑函数式
C. 逻辑图
D. 波形图和卡诺图
BCD
9.以下说法正确的是（）。
A. 同步SR结构是电平触发方式
B. 维持阻塞结构是边沿触发方式
C. 同步SR结构是边沿触发方式
D. 维持阻塞结构是电平触发方式
B
10.构成移位寄存器可以采用的触发器有（）。
A. RS型
B. JK型
C. 主从型
D. 同步型
BC
三、判断题（共 20 道试题，共 40 分。）V 1.异步计数器的优点是结构简单，缺点是速度慢。
A. 错误
B. 正确
2.移存器的一个典型应用是乘、除运算，将数据左移一位就是将移存器中的数乘以2，右移一位就是除以2。
A. 错误
B. 正确
3.主从式触发器的一次性翻转问题，是由于将输出状态反馈到输入端，从而使主锁存器的输出不能任意变化而引起的。
|Archiver|手机版|小黑屋|www.openhelp100.com
( 冀ICP备19026749号-1 )
发表于 2017-5-8 23:12:17
